AD9822及其在面阵CCD系统中的应用

最新更新时间:2011-12-07来源: 互联网关键字:CCD  AD9822  相关双采样  现场可编程门阵列 手机看文章 扫描二维码
随时随地手机看文章

摘要:结合CCD成像器的特点介绍一种以AD9822+FPGA为核心的CCD视频处理方案。详述了AD9822的内部结构和工作原理及其配置方法,重点针对CCD视频信号的特点讨论CDS技术的优越性。选用FPGA器件作为硬件设计载体,使用VHDL语言对AD9822进行初始化配置和驱动时序的设计。实验证明,AD9822能够满足CCD成像系统视频处理的要求,且性能可靠,使用灵活。
关键词:CCD;AD9822;相关双采样;现场可编程门阵列

0 引言
    CCD图像传感器是20世纪70年代出现的新型半导体光电转换器件,经历了30多年的发展直到今日,它的技术已经成熟。近几十年来,CCD在图像传感、信号处理、数字存储等领域取得了重大发展。CCD具有灵敏度高、分辨率高、噪声小、动态范围大等优势,具有非常广阔的应用前景。随着CCD性能的不断提高,对其信号处理芯片也提出了更高的要求。CCD视频信号处理的设计重点在于信号处理器对CCD输出的视频信号
进行放大、相关双采样、A/D变换等处理,形成数字化的图像数据,以进行后续的图像处理。该部分的设计要求分析CCD输出数字视频信号的特点,从而选择满足高速率要求的专用CCD视频信号处理芯片。在此选用了CCD视频信号处理芯片AD9822设计了CCD视频信号处理电路。在分析了该芯片的电路结构和工作原理后,基于现场可编程门器件(FPGA)技术完成了该芯片的初始化设置和寄存器配置,并结合Xilinx公司的FPGA芯片XC3S50完成了硬件电路的设计。

1 CCD视频信号的特点及其处理方法
    CCD输出信号必须进行视频处理才能为后续电路使用。一方面,是为了尽可能地消除各种噪声和干扰同时又不损失图像细节,并且保证在CCD的动态范围内图像信号随目标亮度成线性变化;另一方面,要对CCD输出信号进行数字化处理,以便于计算机处理。这里介绍一下CCD输出信号的特点。CCD器件输出的信号比较特殊,其输出信号波形如图1所示。从图1中可以看出,这些信号就其幅值来讲是模拟信号,其幅值可以
反映出每个像素单元受光后感生电荷的多少,是模拟量,同时在信号输出和感测过程中的非线性以及信号转移过程中的电荷损失,都说明了CCD器件输出信号具有模拟信号的特点。但是,在时间关系上,这些信号又受精确、稳定的时钟控制,并在时钟脉冲的作用下移位输出,类似于数字移位寄存器。根据检测结果可知,每个像素中光生电荷的有无才是重要的,而非电荷量的多少。综合两方面的情况,说明CCD信号具有模拟性和数字性,为数字视频信号。因此,对这种信号的处理也有别于普通的模拟信号。传统的CCD相机视频处理的组成由各自独立的器件完成,其电路复杂、调试困难、价格昂贵。专用视频信号处理器将相关双采样、可编程增益控制、暗电平补偿、ADC模数转换等功能集成在一片芯片上,集成度高,功能强大,性能优越,价格便宜,满足CCD相机朝着轻量化、小型化方向发展的需求,是本文设计CCD成像系统视频处理电路的首选器件。

2 AD9822的结构及其工作原理
2.1 AD9822简介
    AD9822是美国ADI公司的一款面向CCD的完善的低功耗单通道模拟信号处理器,内含最高15 MSPS的相关双采样(CDS)电路、可编程增益放大器(PGA)、14位精度的最高采样率为15 MSPS的A/D转换器,可以对面阵CCD信号和模拟视频信号进行A/D转换。AD9822以其高精度、高速度的模数转换能力,广泛应用在工业控制、医疗仪器、科学研究等领域的高精度图像采集系统中。
    图2为AD9822的内部结构,它提供三通道的信号输入,每个通道由输入箝位、相关双采样、DAC补偿以及可编程增益放大器PGA和高精度A/D转换器构成。CCD输出信号先后在相关双采样处理单元、增益控制处理单元以及A/D转换处理单元作用下,转换成数字信号输出。


2.2 AD9822的工作原理
    本设计采用的是单路CDS模式,CCD视频信号在进入AD9822之前,首先要进行交流耦合。由于CCD的输出信号包含了一个较大的直流成分,这个直流量会超出后接信号处理芯片允许的输入信号电压范围,因此,需要从信号中去除这个大的直流分量。在实际电路中,将CCD的输出信号经过一个 O.1μF的耦合电容连接到AD9822的CCD信号输入引脚。在本设计中,由于CCD输出信号的幅值为1.9 V,而AD9822允许的输入信号幅值为2 V,所以,经过交流耦合后,CCD输出信号可直接进入AD9822。之后,视频信号首先经过的是输入箝位电路,箝位电路用来消除信号链中的残留偏压,并且跟踪CCD暗像素的频率成份,错误的信号将被过滤掉,所以噪声降低,去掉偏压还可减小对增益改变的影响。
    经过箝位后的信号进入相关双采样电路。电路对每个CCD像素信号进行两次采样,以提取视频信息和抑制低频噪声。由于CCD每个像素的输出信号中既包含有光敏信号,也包含有复位脉冲电压信号,若在光电信号的积分开始时和积分结束时,分别对输出信号采样,并且使得两次采样的间隔时间远小于时间常数 RonC(Ron为复位管的导通电阻),则这样2次采样的噪声电压相差无几,而这两次采样的时间又是相关的。若将两次采样值相减,就基本消除了复位噪声的干扰,得到信号电平的实际有效幅值。如图1所示,CDSCLK1和CDSCLK2分别用来对参考电平和数据电平进行采样,ADCCLK为ADC的采样时钟。它们和CCD视频信号的位置关系决定了信号质量的好坏。CDSCLK1,CDSCLK2和ADCCLK均由FPGA实现。
    经过相关双采样后,信号被送入增益放大器PGA。这里先经过一个DAC补偿的反馈网络,以便更稳定地调节图像信号。DAC offset可以提供-350~+350 mV的信号补偿,步进阶数为512,即9 b的分辨率。具体数值通过补偿寄存器进行配置。增益放大器PGA的增益范围为1~5.7 dB,步进阶数为64阶,分辨率为6 b,通过PGA增益寄存器进行配置。PGA的增益值和PGA Gain寄存器中的值之间的关系如下:
  
    式中:G为增益寄存器中的十进制的值,变化范围为0~63。
    合理地设置增益放大器,可将信号调节至ADC允许的最大量程,有利于提高ADC的动态范围,从而提高图像质量。
    经过以上信号预处理后,信号进入A/D转换器,AD9822使用的是高性能14 b模数转换器,高速低耗。差分非线性性能在O.7LsB左右。由CCD视频信号的数据输出速率可知,AD采样率为10 MHz。因为AD9822只有8个数据输出引脚,因此采用分时输出高8位和低6位的方法来实现14位数据的输出。采样时钟ADCCLK和输出数据关系如图2所示。输出数据送入低压差分线驱动器DS90C031后转换为差分信号,而后送到下一级处理器进行处理。
2.3 AD9822内部寄存器的配置
    由上面的介绍可知,AD9822的各种功能模式由其内部寄存器控制,通过三线串行接口SLOAD,SDATA,SCK对内部寄存器写数据就可实现对其功能模式的配置。AD9822共有8个8 b的内部寄存器,各寄存器的每一位控制不同的内容。其中,配置寄存器控制芯片的工作模式和偏置电压。MUX寄存器控制采样通道的顺序。PGA寄存器和补偿寄存器各有3个,分别对红、绿、蓝3个通道做增益控制和信号补偿。设计中,由FP-GA提供三线串行接口的时序及数据。

3.AD9822初始化及工作时序的实现
3.1 现场可编程门阵列(FPGA)
    随着电子技术的不断发展,电子系统的设计方法也发生了很大的变化,基于EDA技术的芯片设计已经代替了传统的设计方法成为电子系统设计的主流。现场可编程门阵列(FPGA)是应用极为广泛的一类可编程专用集成电路(ASIC),工程师可以利用它在实验室里设计出所需的专用集成电路,从而缩短产品的开发周期,降低开发成本。此外,FPGA还具有可重复编程和在系统重构的特性,使得硬件的功能可以像软件一样通过编程来修改,这样就极大地提高了电子系统设计的灵活性和通用性。本文选用Xilinx公司的FPGA芯片XC3S50器件,结合ISE10.1开发工具,可以实现电路设计、仿真、器件编程等全部功能,开发调试灵活。
3.2 AD9822初始化设置和工作时序的实现
    要使AD9822正常工作,需要为其提供初始化设置和驱动时序,初始化设置用于设定该芯片的工作状态,驱动时序为A/D转换提供正确的采样时钟。选用硬件编程语言VHDL设计AD9822的初始化设置和驱动时序。VHDL采用自顶向下的设计方式,具有很强的系统硬件描述能力和系统仿真能力。

AD9822的初始化设置通过三线串行接口来实现,图3为向内部寄存器写数据的时序。图中,SLOAD是移位寄存器使能端,SDATA向移位寄存器写数据,SCLK为写数据的时钟,在设计中,频率选为1O MHz。SDATA数据长度为2个字节,有效数据为12位。其中3位寄存器地址选通位,9位寄存器数据位。在2个字节的移位操作完毕之后,移位寄存器中的数据在SLOAD上升沿被送入并行锁存寄存器中,即在SLOAD上升沿进行系统配置更新。频率选为10 MHz。


    AD9822的工作时序由CDS驱动时钟和A/D转换时钟2部分组成。CDS驱动时钟信号为CDSCLK1和CDSCLK2,二者均在下降沿处采集信号。 CDSCLK1为第一次采样触发信号,CDSCLK2为第二次采样触发信号。在ADCCLK下降沿处采样经过CDS处理后的电平信号。图4为在 ise10.1中的仿真波形,其中,R为对应CCD输出视频信号的时钟,它和CCD输出信号的时序关系如图5所示。由仿真结果可以看出,设计能够满足对 CCD视频信号进行相关双采样的要求。




4 结语
    在此结合CCD成像器的特点详细介绍了AD9822的性能特性以及其配置方法,作为高性能的CCD信号处理器,AD9822的内部结构完善,可编程参数配置灵活方便,其集成了CDS、PGA、ADC等电路,为系统设计带来了方便。实验证明,AD9822能较好地完成对高速面阵CCD信号的采集和转换,满足 CCD视频处理的要求。
 

关键字:CCD  AD9822  相关双采样  现场可编程门阵列 编辑:冰封 引用地址:AD9822及其在面阵CCD系统中的应用

上一篇:LM1875应用实验及电流反馈BTL电路设计
下一篇:不同行业激光雕刻机选购技巧

推荐阅读最新更新时间:2023-10-18 16:11

Altera FPGA在Fairlight新媒体处理引擎中替代64片DSP
A/V产品引擎展示了FPGA的灵活性以及数字信号处理能力,推出市场领先的产品 2007年4月10号,北京 ——澳大利亚悉尼的音频产品系统专业公司Fairlight利用Altera FPGA的灵活性以及数字信号处理(DSP)优势,将采用了8块电路板和64片DSP的设计精简为一块Stratix FPGA PCI卡。 Fairlight首席技术官Tino Fibaek说:“我们的水晶内核(CC-1)体系结构表明,Altera FPGA在DSP功能上的性价比非常优异。采用了Altera的开发工具后,该项目成为我见过的进展最为顺利的项目。我们完成开发所花费的时间仅是DSP器件体系结构设计的三分之一。” 水晶内核技术不再采用DSP/时隙总线
[焦点新闻]
先进FPGA有助于信息包处理
初创公司Cswitch推出一种瞄准网络、无线基站和电信基础设施应用等信息包处理的新颖的可配置逻辑芯片。该器件由异质阵列组成,这一阵列将一排排通用逻辑单元(与传统FPGA中的非常类似)跟一排排可配置SRAM的RAM和CAM(内容地址存储器)模块、ALU(算术逻辑单元)和专门用于信息包处理的模块散布在一起。Cswitch公司总裁兼首席执行官Doug Laird表示,其目的是满足日益增长的如下应用:这类应用必须以线速处理打包数据,而且要使用比传统FPGA速度快得多、功率低得多的器件,还要比ASIC需要的投资少得多,上市时间短得多。事实上,该产品是一种特定应用的FPGA。   其I/O环绕在这种可配置结构周围。可配置SERDE
[嵌入式]
先进<font color='red'>FPGA</font>有助于信息包处理
Lattice基于自身优势,向可编程SoC发展
     众所周知,可编程逻辑器件竞争日趋激烈,之前记者也报道过莱迪思半导体(Lattice)是如何发展自身低功耗、低成本的特色,走不寻常之路的。这种策略不仅帮助Lattice在中低端市场站稳脚,而且也让其有更多的资金和技术基础去进一步根据市场调整自身发展策略,达到利润最大化。     近日,2010年11月上任的Lattice 总裁及首席执行官Darin Billerbeck,第一次以CEO的身份与中国记者见面,分享了他上任后Lattice的一些成绩和未来的战略,同时也更加具体地阐述了Lattice究竟是如何在激烈的竞争中获得成功的。 Lattice 总裁及首席执行官Darin Billerbeck 稳步增长
[嵌入式]
利用FPGA新特性实现高可靠性汽车系统设计
目前,汽车中使用的复杂电子系统越来越多,而汽车系统的任何故障都会置乘客于险境,这就要求设计出具有“高度可靠性”的系统。同时,由于FPGA能够集成和实现复杂的功能,因而系统设计人员往往倾向于在这些系统中采用 FPGA。不过,将FPGA用于汽车系统时需要关注两个主要问题:确保用于FPGA初始化的配置代码正确无误;防止器件工作时SRAM的内容遭到损坏。只有这些问题得到彻底解决,FPGA才能成为高度可靠汽车系统的组成部分。幸运的是,目前通过AEC-Q100认证的FPGA已加入先进的特性,能够有效解决上述问题。本文介绍的几个方案可用于解决保护初始化配置和防止潜在的SRAM内容损坏的问题。 保护FPGA的配置 随着系统
[汽车电子]
利用<font color='red'>FPGA</font>新特性实现高可靠性汽车系统设计
优化FIR数字滤波器的FPGA实现
摘要:基于提高速度和减少面积的理念,对传统的FIR数字滤波器进行改良。考虑到FPGA的实现特点,研究并设计了采用Radix-2的Booth算法乘法器以及结合了CSA加法器和树型结构的快速加法器,并成功应用于FIR数字滤波器的设计中。滤波器的系数由Matlab设计产生。仿真和综合结果表明,Booth算法乘法器和CSA算法加法器树,在满足FIR数字滤波器的性能要求的同时,在电路实现面积上、尤其是速度上有明显的优化;并且当数据量越多时,优化也越明显。 关键词:Matlab;Booth算法;CSA算法;ISE 研究数字滤波器的意义就在于它们正日益成为一种主要的DSP(DigitaI Signal Processing)运
[嵌入式]
优化FIR数字滤波器的<font color='red'>FPGA</font>实现
德州仪器单芯片W-CDMA 基带处理器助力3G基站部署
TI 最新无线基础局端解决方案无需使用 FPGA/ASIC 2007 年 2 月 9 日,北京讯 日前,德州仪器 (TI) 宣布推出针对 W-CDMA 基站的业界最高集成度 DSP TMS320TCI6488 。这款全新 3 内核 DSP 每个内核的工作频率均达到 1GHz ,其片上基带特别适合解决系统级问题。 TCI6488 能够在单芯片上支持宏基站所需的所有基带功能,且无需 FPGA 、 ASIC 及其它桥接器件,这使 OEM 厂商的总材料清单缩减为原来的五分之一,从而也降低了服务供应商的设备成本。更多详情,敬请访问: http://ww
[新品]
ARM7与FPGA相结合的应用
  ARM7与FPGA相结合在工业控制和故障检测中的应用   工业控制中往往需要完成多通道故障检测及多通道命令控制(这种多任务设置非常普遍),单独的CPU芯片由于其外部控制接口数量有限而难以直接完成多路检控任务,故利用ARM芯片与FPGA相结合来扩展检控通道是一个非常好的选择。这里介绍用Atmel公司ARM7处理器(AT91FR40162)和ALTERA公司的低成本FPGA芯片(cyclone2)结合使用完成多通道检控任务的一种实现方法。    各部分功能简介   图1为此系统的结构连接框图。如图所示,ARM芯片与FPGA芯片之间通过数据总线、地址总线及读写控制线相连,而与终端PC则通过串口通信;FPGA与目标设
[应用]
基于FPGA的误码率测试仪的设计与实现
1、概述   在通信系统的设计实现过程中,都需要测试系统的误码性能。而常见的误码率测试仪多数专用于测试各种标准高速信道,不便于测试实际应用中大量的专用信道,并且价格昂贵,搭建测试平台复杂。随着大规模集成电路的迅速发展,FPGA在保持其集成度高,体积小,功耗低,性价比高特性的同时,能够实现越来越复杂设计功能,日益广泛的应用于通信设备的设计实现。   本文提出了一种基于FPGA的误码率测试仪的方案,使用一片Altera公司的Cyclone系列的FPGA(EP1C6-144T)及相关的外围电路,实现误码测试功能,主控计算机可以通过FPGA内建的异步串行接口(UART)配置误码测试仪并读取误码信息,由计算机完成误码分析。同时,该方案还
[测试测量]
小广播
热门活动
换一批
更多
最新电源管理文章
更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved