板显示器（FPD）包括电浆（等离子体）显示器（PDP）和液晶显示器（LCD）日益普及。随之而来的是，人们必然会关心它们的生产效率问题。FPD渐渐取代阴极射线管（CRT）显示器，其高可用性和更低的价格是被客户广泛接纳的关键所在。结果，FPD厂商如Pioneer、NEC、Fujitsu、Matsushita和Sony目前正加大投资降低成本。最重要投入之一是FPD生产中可能耗时昂贵的阶段是检验过程，其中采用了自动光学检查和图形处理技术来甄别瑕疵。过去，该应用所需的DSP功能是用DSP处理器来完成。然而，更高速的DSP功能可以采用可编程逻辑来构建，这样能够保持DSP处理器的灵活性同时比通用的多DSP处理器系统有诸多的性能优势。
　　如果FPD检查过程是高效和经济的，那么就能够大大地降低制造成本。例如在PDP中，检查是在两个玻璃板黏结在一起形成单块完整的平板之前对其进行检查，它们通常经过修正后再用于生产。如果有瑕疵的平板黏结到好的平板上，那么整个平板都要报废重新生产。
　　在PDP产品原型和早期生产过程中，检查通常是由单个电藕和器件（CCD）传感器在平板表面蛇行移动，时间大概是60秒。这种方 式产生的数据流大概是每秒16MB。现在，这些检查正被多个并排的传感器替代，它在单通路上通过 检查平板。而且，光检查的分辨率也逐渐增加以识别更微小的瑕疵，增加成品的指令。早期的PDP检查分辨率是5~7微米，目前的LCD平板的检查分辨率是1微米。这些因素增加了可视数据的带宽，处理速率是每秒数千兆字节。
　　早期的FPD检查系统采用DSP和其他专用处理器完成检查算法。由Avvida早期开发的系统在一个VME机框内有21个专用功能板，采用分立逻辑、传送机和DSP处理器，那时价格超过10万美元。随着检查越来越苛刻，数据带宽越来越大，超过了DSP处理器的能力，Avvida转而采用可编程逻辑和新的处理体系JEDI来加速DSP功能。此后Avvida开发的系统采用12个Altera FLEX 10K FPGA，只用了三块板，硬件复杂性和相应的成本降低了50%。另外，采用可编程逻辑允许Avvida关注于算法的开发而不必为新款和新版产品重新建立硬件。利用硬件的可重配置性能够很容易地将算法和应用开发上的投入转入下一代的可编程逻辑中。
　　在Avvida最新的图像处理系统中（名为Tsunami），在Tsunami板子上有一片Altera STratix FPGA，通过JEDI II子卡能够在增加一片Stratix FPGA增强处理能力。采用高速Stratix FPGA使得输入带宽超过3Gbps，处理速度为每秒万亿次，整个系统造价不到1万美元。FPD检查中涉及的算法需要大量的高速访问的集成存储器和许多高速的图像处理功能如旋转、腐蚀、伸缩和比较。下一代FPD检查算法采用板上Stratix FPGA和JEDI II模块上的另一个Stratix FPGA实现。
　　下一代FPD检查算法子模块
　　在像素记录（Pixel Recorder）模块中，多个数码相机采集的数据通过一些独立的流称为"相机抽头"输入系统。独立抽头被重整为单个连续的图像。该模块利于高速数据存储，使用Stratix M4K存储模块。为了弥补光学配置中的不均匀性，归一化模块进行独立像素修正，增益和偏移。归一化使用Stratix DSP模块以及大量的内建的M-RAM模块作为查找表和修正曲线。接下来，特征处理器（Feature Processor）识别在密线导体结构中某些特征的位置（终点、交叉和T型连接），它们把每个像素连接到驱动电路上。这项技术叫做"骨架化"，采用一个Stratix M4K模块，M-RAM模块和一个外部DRAM来存储特征数据，主机可以读取和写入这些数据。然后特征处理器标识多余或缺失的特征为瑕疵。
　　数据与特征处理器同时进行模板比较，其中独立显示单元逐一比较。任何单元和单元不均匀性被标识为瑕疵。比较算法使用Stratix M4k模块和两个外部DRAM存储器组来存储和根据前一个单元延迟图像数据。在Tsunami系统中，这种模板比较也可以用已有好的或"绝好"的模板。设计规则检查（DRC）和特征处理器和模板比较同时进行。DRC采用Stratix DSP模块来测算互连线同预定的最小和最大值的长度。比设计规则更小或更大的特性被认为是瑕疵。
　　然后特征处理器、模板比较和DRC模块的输出送给瑕疵校准（Defect Alignment）模块，它用Stratix M-RAM调整数据流，然后进一步比较它们识别瑕疵。然后结果瑕疵数据送入斑点和瑕疵统计（Blobbing and Defect Statistics）模块，斑点功能提取已发现瑕疵的详细统计。瑕疵类型、位置、方向和尺寸交给主机程序进行瑕疵分析和报告。识别的瑕疵也交给瑕疵覆盖和捕获（Defect Overlay and Capture）模块，它允许设备操作者快速地识别检测平板的瑕疵区域。捕获的瑕疵图像也发送给主机，存储瑕疵统计数据进行进一步审查和分析。
　　Nios处理器对Tsunami板的实时操作进行管理。因为基于PCI系统的主机处理器OS不能实时地响应，所以需要本地控制器如Nios处理器。Nios处理器控制着检查过程的整个图像处理部分，根据需要进行初始化、空闲或停止处理过程。Nios处理器也将数据传送给主机。把处理器集成到板上FPGA就无需外部处理器，节省了板子开发和其它工程费用，控制系统的复杂性。
　　重可配置性对现场操作和减小开发成本起关键作用
　　Avvida检查系统的可重配置性可根据特定应用进行高度优化。在FPD检测中，FPGA的算法是根据厂商检查点的特定环境需求进行开发。这些算法会细致地进行反复调节直到达到所需的结果。CCD传感器的不同、检查不同类型瑕疵的侧重和处理过程的不同都会体现到编入FPGA的算法中。而且，系统可以通过FPGA可重配置性进行修改以处理不同尺寸或类型平板的检查，根据系统应用为终端客户提供高度的灵活性。Avvida在系统中构建了一 个调制解调器，能够远程重配置他们的系统，满足客户对升级、系统调整、功能增强或全新功能的需求。
　　这些系统的可重配置性也降低了相关的开发成本。而且Avvida可以关注算法开发的研发投入而非硬件开发，然后通过设计新的子卡利于下一代FPGA而非重新设计整个系统。算法可以很容易地从一个FPGA设计移植到下一个设计中，新的应用可以在几天或数星期内开发完成，允许Avvida降低工程费用。Avvida估计以这种方式和以往的设计方式相比节省了70%的工程时间。
　　结论
　　现今的FPGA根据他们的功能组和容量来讲是大带宽图像处理的理想选择。最新一代的可编程逻辑技术具有大量的灵活的内建存储器和实现DSP功能的专用结构，使得设计者在实现面向DSP任务上更有创造性。DSP处理器可以采用可编程逻辑上的成熟的嵌入处理器，继续享用软件设计流程的好处又可以利用FPGA原本就具有的硬件加速性。FPD检查系统中目前利用了这些优势，也能够很容易地扩展到其它图像处理和DSP应用，如果DSP设计者想获得最佳的方案，更需要考虑可编程逻辑。