SDRAM连接电路设计详解-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

介绍SDRAM电路设计之前先了解下SDRAM的寻址原理。SDRAM内部是一个存储阵列，可以把它想象成一个表格，和表格的检索原理一样，先指定行，再指定列，就可以准确找到所需要的存储单元，这是内存芯片寻址的基本原理，这个表格称为逻辑Bank。由于技术、成本等原因，不可能只做一个全容量的Bank，而且由于SDRAM工作原理限制，单一的Bank会造成非常严重的寻址冲突，大幅降低内存效率，所以在SDRAM内部分割成多个Bank，目前的SDRAM基本都是4个Bank。

图2是S3C2440A手册提供的SDRAM　bank地址的配置方案，维护系统使用的SDRAM是HY57V561620FTP-H，它的规格是4*4M*16bit(使用两片是为了配置成32位的总线宽度)，BANK大小是4M*16=64MB，总线宽度是32位，器件大小是4*BANK大小=256Mb，寄存器配置就是(4M*16*4B)*2，根据图2可知，SDRAM上的BANK地址引脚BA[1:0]与S3C2440的A相连。

图3是寄存器控制地址总线连接方式，我们使用2片SDRAM配置成32位的总线宽度，所以SDRAM上的A[12:0]接到S3C2440的A[14:2]引脚。具体的SDRAM电路连接如图4所示：

SDRAM的地址引脚是复用的，在读写SDRAM存储单元时，操作过程是将读写地址分两次输入到芯片中，每一次由同一组地址线送入，两次送入到芯片上去的地址分别称为行地址和列地址，它们被锁存到芯片内部的行地址锁存器和列地址锁存器。

关键字：SDRAM 连接电路设计编辑：探路者引用地址：SDRAM连接电路设计详解

上一篇：如何选择高频器件功分器和耦合器的PCB材料
下一篇：解读二极管浪涌电流测试电路

推荐阅读最新更新时间：2023-10-12 22:52

STM32----SDRAM配置

一、硬件环境野火stm32F429第一代开发板，主频180。SDRAM为：IS42S16400J，容量8M/byte。接线如下：如何接线，需要参考两个文件。一个是stm32参考手册，一个是SDRAM数据手册。 stm32参考手册中关于FMC引脚说明如下： SDRAM数据手册，太容易找就不贴出来了。需要注意的是，FMC映射到SDRAM有两个bank可以选择。从上图可知选择不同的bank SDRAM需要接到MCU不同的 SDCKE以及SDNE引脚，且程序中应根据引脚选择驱动对应的bank。二、初始化程序程序初始化，只需按照SDRAM DATASHEET提供的时序初始化S

[单片机]

STM32----<font color='red'>SDRAM</font>配置

用C语言和ARM汇编语言设置SDRAM的惯用方法

用C语言设置SDRAM的惯用方法 /* SDRAM regisers */ #define MEM_CTL_BASE 0x48000000 // BWSCON的地址 #define SDRAM_BASE 0x30000000 // SDRAM的起始地址 /* SDRAM 13个寄存器的值 */ /* 定义了一个数组，把13个寄存器的设置值存到一个数组里面 */ unsigned long const mem_cfg_val ={ // 注意unsigned long const 的含义 0x22111110,

[单片机]

基于FPGA+DSP的视频处理系统设计

　　0 引言　　本系统采用基于 FPGA 与 DSP 协同工作进行视频处理的方案，实现视频采集、处理到传输的整个过程。　　实时视频图像处理中，低层的预处理算法处理的数据量大，对处理速度要求高，但算法相对比较简单，适合于用FPGA进行硬件实现，这样能兼顾速度及灵活性。高层的处理算法结构复杂，适用于运算速度高、寻址方式灵活、通信机制强的DSP芯片宋实现。　　DSP+FPGA架构的最大特点是结构灵活、有较强的通用性、适合于模块化设计，从而能够提高算法效率，同时其开发周期短、系统易于维护和升级，适合于实时视频图像处理。　　系统采用模块化的设计方法，将整个系统划分为三部分：视频采集单元、视频处理单元和视频传输单元。　　整个系统以F

[嵌入式]

处理器外接SDRAM的控制技术介绍

　　现代的处理器(SoC)或DSP都内建有内存控制器，它是外部SDRAM、FLASH、EEPROM、SRAM……等内存的控制接口。但不同处理器内部的内存控制方式都不尽相同，而且它们的控制程序大部分都位于开机程序内，皆属于汇编语言，所以常令人不知所云。　　SDRAM的规格　　现代的处理器并不需要额外的外部器件，就可以直接将外部内存连接至处理器的脚位上。但是，在选择SDRAM时，还是必须考虑下列几项因素：　　工作电压最大的工作频率最大的记忆容量 I/O大小和排数(bank number) “列地址闪控(column address strobe;CAS)”的延迟(latency) 刷新(refresh)的速率

[单片机]

SDRAM传输标准

标准的SDRAM分为66MHz SDRAM（即俗称的PC 66，但PC 66并非正规术语），PC 100以及PC 133，其标准工作频率分别为66MHz，100MHz和133MHz，对应的内存传输带宽分别为533MB/sec，800MB/sec和1.06GB/sec。非标准的还有PC 150等。需要注意的是，对所有的内存而言，内存的标准工作频率只是指其在此频率下能稳定工作，而并非只能工作在该频率下。高标准的SDRAM可以工作在较低的频率下，例如PC 133也可以工作在100MHz，只是此时内存性能不能得到完全发挥，性能大打折扣；而低标准的内存通过超频也可以工作在较高频率上以获得较高的内存性能，只是稳定性和可靠性要大打折扣。　　

[模拟电子]

尔必达采用TSV技术SDRAM芯片开始供货

　　尔必达存储器宣布，开始样品供货采用TSV(Through Silicon Via，硅贯通孔)技术积层4个2Gbit DDR3 SDRAM芯片和1个接口芯片的单封装DDR3 SDRAM。尔必达表示采用TSV技术实现32bit的输入输出“在全球尚属首次”。据尔必达介绍，与采用引线键合(Wire Bonding)技术的现有SO-DIMM(Small-Outline Dual Inline Memory Module)相比，新产品可以大幅削减耗电量和封装体积，因此有助于平板终端和超薄型笔记本电脑(PC)等节省耗电量、实现小型化和薄型化。　　据尔必达介绍，如果采用此次的封装产品，与SO-DIMM相比工作时的耗电量可削减约2

[嵌入式]

SDRAM文件结构存储控制的FPGA实现

O 引言面对不同的应用场景，原始采样数据可能包含多种不同样式的信号，这给传统基于连续存储方式的数据缓存系统带来了挑战。除此之外，由于对不同信号的处理往往需要不同的数据帧结构，缓存系统的设计需要保存原始采样数据并能够实现数据的重组帧，以满足不同处理需求。针对以上问题，本文提出了一种基于文件结构存储方式的数据缓存系统，该系统利用FPGA设计结构化状态机实现对SDRAM的控制，完成了对数据的缓存与重组帧，具有速度快、可靠性高、灵活性强和功能可扩展等优点。 1 系统总体设计在系统设计上，采样的数据都会采用数据帧结构，一般的设计大多是基于帧头加数据的格式。在帧头中包含一些数据的特征信息，其中最常见的有数据到达时间和数据结束时间

[工业控制]

<font color='red'>SDRAM</font>文件结构存储控制的FPGA实现

DSP片外高速海置SDRAM存储系统设计

　　在数字图像处理、航空航天等高速信号处理应用场合，需要有高速大容量存储空间的强力支持，来满足系统对海量数据吞吐的要求。通过使用大容量同步动态RAM(SDRAM)来扩展嵌入式DSP系统存储空间的方法，选用ISSI公司的IS42S16400高速SDRAM芯片，详细论述在基于TMS320C6201(简称C6201)的数字信号处理系统中此设计方法的具体实现。 1 IS42S16400芯片简介　　IS42S16400是ISSl公司推出的一种单片存储容量高达64 Mb(即8 MB)的16位字宽高速SDRAM芯片。SDRAM的主要特点是：①同步访问，读写操作需要时钟；②动态存储，芯片需要定时刷新。IS42S16400采用CMOS工艺，

[应用]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！

Vishay线上图书馆

白皮书技术文章视频热门推荐