多种降低内核功耗的技术-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

在美国圣何塞举行的春季处理器论坛上，许多产品采用不同的技术成功地以更低的功耗实现了更高的性能，比如IntellaSys公司推出的第四代新型多内核网状产品。

Element CXI使用了介于FPGA基本功能单元与完整处理器的计算模块之间的网状计算单元(见图)。Element CXI模块使用数据流架构实现异步操作。

PA Semi公司基于64位PowerPC的PWRficient内核的功耗几乎降低了一个数量级。一个单内核功耗稍高于3W，多内核解决方案最多可使用16个处理器。该设计采用了大量时钟区域，可以根据系统中运行的线程尽量减少活动区域的数量。

Handshake Solutions公司则采取了完全不同的无时钟技术。ARM的ARM996HS处理器采用的就是Handshake Solutions公司这种独特的无时钟IC设计技术。无时钟设计的功耗平均要比类似的ARM968E-S低2.8倍。ARM996HS还具有更低的电磁辐射。

Element CXI采用这种类似FPGA功能单元的16位功能块实现复杂的系统。

Tarari则另辟奚径，通过它的Windows Media加速器实现高性能低功耗解决方案。该公司在这些产品线上有许多解决方案，包括可以分担XML处理等任务的RAX4模式匹配处理器。像Tarari的T9000专用处理器可以将性能提高1到2个数量级，从而使传统的主处理器能集中处理数据移动等其它任务。

关键字：模块架构时钟辐射编辑：冀凯引用地址：多种降低内核功耗的技术

上一篇：产生精确PWM波形的DDS电路
下一篇：德州仪器: SmartReflex 电源和性能管理技术

推荐阅读最新更新时间：2023-10-18 14:38

深入浅出带你了解FPGA架构

数字集成电路有两种类型:ASIC和FPGA(现场可编程门阵列)。专用集成电路(ASIC)有一个预先定义的特定硬件功能，在生产后不能重新编程。但FPGA可以在制造后可无限编程。 FPGA是一种集成电路，一种可编程芯片，它允许工程师对定制的数字逻辑进行编程，可以根据程序改变其硬件逻辑。主要目的是允许工程师重新设计和重新配置他们的芯片更快，更便宜，只要他们想要，然而世界上没有什么理想的，FPGA芯片也有局限性! FPGA最早出现于20世纪80年代，其最初的应用是允许工程师拥有通用可编程逻辑芯片。然而，这需要大量的编程才能执行简单的功能，所以工程师们尽量避免使用这些功能。但是，虽然在1980年的FPGA是一个简单的接口设备，

[嵌入式]

提升航天电子系统运算速度，ST高速抗辐射加固逻辑器件问市

意法半导体推出高速抗辐射逻辑产品系列的两个首发产品，让航天电子数字电路工作频率达到150MHz以上。 QML-V标准认证的RHFOSC04 (SMD 5962F20207)晶振驱动器/分频器芯片和RHFAHC00 (SMD 5962F18202)四路NAND门逻辑芯片的门工作速度是典型抗辐射加固逻辑芯片的两倍以上，保证高频电路响应速度更快。采用意法半导体专有的经过整个航天工业检验的130nm CMOS技术设计，新器件兼备高工作速度、低工作电流和业内一流的高达 300 krad (Si) TID 的RHA（抗辐射加固保证）级别的抗辐射能力，在125 MeV.cm2/mg下无SEL 和 SET 现象发生。其1.8V至3

[嵌入式]

SysTick系统时钟滴答实验(stm32中断入门)

　系统时钟滴答实验很不难，我就在面简单说下，但其中涉及到了STM32最复杂也是以后用途最广的外设-NVIC，如果说RCC是实时性所必须考虑的部分，那么NVIC就是stm32功能性实现的基础，NVIC的难度并不高，但是理解起来还是比较复杂的，我会在本文中从实际应用出发去说明，当然最好去仔细研读宋岩翻译的 Cortex-M3权威指南第八章，注意这不是一本教你如何编写STM32代码的工具书，而是阐述Cortex-M3内核原理的参考书，十分值得阅读。　SysTick系统时钟的核心有两个，外设初始化和Systick_Handle()中断处理函数。　Systick配置： static void SysTick_U

[单片机]

SysTick系统<font color='red'>时钟</font>滴答实验(stm32中断入门)

一种快速位同步时钟提取方案及实现

　　摘要：本文比较了两种常用位同步提取电路的优缺点，在此基础上提出了一种基于CPLD/FPGA、用于数字通信系统的新型快速位同步方案。此方案借助Altera的设计工具设计了位同步提取电路，并利用FPGA予以实现，同时给出了该电路的仿真试验波形图。　　引言　　在数字通信系统中，同步技术是非常重要的，而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取祯同步、群同步及对接收的数字码元进行各种处理的过程中，也为系统提供了一个基准的同步时钟。　　随着可编程器件容量的增加，设计师倾向于把位同步电路设计在CPLD/FPGA芯片内部。因此，本文采用Quartus II软件设计了

[网络通信]

学习STM32F429时钟系统笔记

1.为什么 STM32 要有多个时钟源呢？因为首先 STM32 本身非常复杂，外设非常的多，但是并不是所有外设都需要系统时钟这么高的频率，比如看门狗以及 RTC 只需要几十 k 的时钟即可。同一个电路，时钟越快功耗越大，同时抗电磁干扰能力也会越弱，所以对于较为复杂的 MCU 一般都是采取多时钟源的方法来解决这些问题。 2.哪几种重要的时钟源？在stm32f429，HSI、HSE、LSI、LSE、PLL五个重要时钟源，其中 PLL实际是分为三个时钟源，分别为主 PLL 和 I2S 部分专用 PLLI2S 和 SAI 部分专用 PLLSAI。 ①、LSI 是低速内部时钟，RC 振荡器，频率为 32kHz 左右。供独立看

[单片机]

S3C2440芯片的时钟体系结构

下图是S3C2440芯片的整体架构图：其中， AHB BUS为高速设备的总线，H即为high的意思。 APB BUS为低速设备的总线，P为英文单词peripheral（外围设备）。不同的总线，挂载在上面的设备运行的频率肯定是不一样的，在我们这款S3C2440芯片中： Fclk就是CPU的运行频率，最高可达400MHz Hclk为高速设备的运行频率，最高可达136MHz Pclk为低速设备的运行频率，最高可达68MHz 那么这三种时钟频率是怎么得到的，他们又是什么关系呢？ S3C2440这款芯片的时钟源为一个12M的晶振，再配合PLL（锁相环）就可以获得相应的频率。这里我们不对PLL的工作原理

[单片机]

S3C2440芯片的<font color='red'>时钟</font>体系结构

采用FPGA IP实现DDR的读写控制的设计与验证

前言随着高速处理器的不断发展，嵌入式系统应用的领域越来越广泛，数字信号处理的规模也越来越大，系统中RAM规模不断增加，比如视频监控、图像数据采集等领域，图像处理的实时性对RAM带宽的要求不断增加，传统的SDRAM在带宽上已经逐渐无法满足应用要求，DDR SDRAM(双倍速率SDRAM)采用在时钟CLK信号的上升和下降沿，双沿做数据传输；比传统的SDRAM只在时钟上升沿传输的方式，传输带宽增加了一倍。DDR RAM已开始广泛应用于嵌入式系统中，正逐步取代传统的SDRAM。 DDR RAM操作速度的提高，对设计者来说，对控制时序的设计有了更高的要求；并且，DDR内存采用的是支持2.5V电压的SSTL-Ⅱ标准，不再是SDRAM使用的

[应用]

从无到有—如何开发汽车电子电气架构

电子电气架构的开发，需要涉及整车开发中的大部分系统、功能与部件，横跨软件开发、硬件开发、机械设计、材料科学、生产工艺、人机交互和造型设计等各个工程领域，而且各个车企都有自己的独特之处，加之智能网联领域的迅速发展，新的挑战与应对方法在不断出现，任何一本书都无法详尽地描述电子电气架构的所有开发活动…… 然而，万变不离其宗，当抛开各种细节之后，其本质可以被视为系统工程理论在汽车电子电气系统开发中的应用。电子电气架构专家侯旭光先生在《智能汽车：电子电气架构详解》一书中，将汽车电子电气系统开发方法进行了详细阐述和简化总结（如下7项）；本文摘取书中片段进行分享，希望给大家以启发~ 按照需求工程的方法收集、确认和管理需求。将需

[汽车电子]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■TI 有奖直播 | 使用基于 Arm 的 AM6xA 处理器设计智能化楼宇

■Follow me第二季第3期来啦！与得捷一起解锁高性能开发板【EK-RA6M5】超能力！

■报名直播赢【双肩包、京东卡、水杯】| 高可靠性IGBT的新选择——安世半导体650V IGBT

■30套RV1106 Linux开发板（带摄像头），邀您动手挑战边缘AI~

Vishay线上图书馆

白皮书技术文章视频热门推荐