基于MC68HC376单片机的可靠性设计

发布者:SereneJourney最新更新时间:2011-08-25 关键字:MC68HC376单片机  可靠性设计 手机看文章 扫描二维码
随时随地手机看文章
1 引言

随着工业技术的不断发展,对单片机控制的要求也越来越高,需要单片机具备更高的反应速度和更强的数据处理能力,各种高性能的新型单片机得到了迅猛的发展和应用。单片机上主要是高速的数字信号,弱信号很容易受到外界的电磁干扰,同时,单片机系统也会发生掉电、死循环等问题。在工业控制场合,一旦控制发生错误,将会造成难以估计的损失。因此,如何提高控制的可靠性是长期以来的一个重要问题。本文介绍了应用32位高性能单片机MC68HC376的一种实际开发方案,同时重点讨论了提高系统可靠性的设计和实现方法。

MC68HC376是Motorola公司推出的一种新型的32位高性能单片机,具有极强的数据处理、逻辑运算和信息存储能力,且支持BDM(Background Debug Mode)模式。通过简易的专用电缆接口,可以直接对微控制器系统进行仿真开发和烧录程序。此外,由于MC68HC376内部集成度高,外部扩展工作少,因此本身具有较强的抗干扰能力;同时通过外部硬件电路以及软件的抗干扰设计,控制系统可以实现较高的可靠性。

2 控制系统的基本结构设计

MC68HC376的集成度高,其主要功能模块包括32位CPU;系统集成模块(SIM);4K备用RAM;8K片内ROM;10位队列式的模数转换器(QADC);队列式串行通信模块(QSM);可构造时钟模块(CTM4);时间处理单元(TPU);3.5K静态TPURAM;CAN控制模块(TOUCAN)。其基本性能如下:

(1) 24位地址总线、16位数据总线结构,支持32位数据操作。

(2) 2个8位双功能I/O,1个7位双功能I/O,16~44个模拟量输入通道。

(3) 具有系统保护逻辑,同时可进行时钟监视和总线监视。

(4) 速度快,在4.194MHz的晶振下系统时钟可达20.97MHz。

(5) 功耗低,具备低功率休眠功能。

(6) 支持高级语言和背景调试。

系统扩展的基本结构 MC68HC376 内部集成度较高,因而其所需的外围扩展工作较少。基本结构包括外部Flash ROM、RAM、模拟量输入通道、数字量输入通道、键盘、液晶显示、RS-232电平转换器MAX232和CAN控制器CAN250等,其结构框图如图1所示。本文重点讨论系统的可靠性设计。


3 系统的可靠性设计

3.1 微处理器硬件监控电路

本文采用监控器MAX705芯片构成外部监控电路,电路外部接线如图2所示。该电路具有看门狗定时器、自动和手动复位功能,以及电压门限监测功能。

由于在系统上电、掉电以及供电电压不足时, CPU 和总线逻辑状态不确定,因此应该将微控制器维持在复位的状态,以避免控制错误。对于MAX705,复位门限电压为4.65V,故当Vcc低于4.65V时,系统保持在复位状态。同时,将Vcc与PFI引脚相连,当Vcc低于1.25V时,由PFO引脚输出示警信号,若较长时间处于电源示警状态,则可能出现电源故障,应该加以处理。

当系统正常运行时,由MC68HC376的CTM4模块的CTD4通道以小于1.6s的间隔定时向MAX705的WDI引脚提供脉冲;一旦系统不能正常运行而导致MAX705的WDI引脚失去脉冲时,看门狗定时溢出使得/WDO为低,由于/WDO与手动复位引脚/MR相连,因此/RESET脚向MC68HC376发出低有效的复位信号,使系统恢复到复位状态。

3.2 外部滤波电路

由于系统采用外部参考频率源,为了提高系统频率的稳定性和可靠性,所以需要在MC68HC376的XFC脚上接入滤波电路。该电路应尽可能降低XFC脚的泄露电流,以提高时钟的稳定性和内部锁相环的性能。图3所示为高稳定的滤波电路。


3.3输出驱动电路可靠性设计

控制装置通过对系统状况进行监测和分析后,向控制和调节的动作单元提供控制信号。如果输出信号受到干扰或者由于装置故障而发出错误的控制信号,那么会因产生错误的调节控制动作而使系统受到危害。因此,对于输出驱动电路应该加以相应的闭锁控制和抗干扰设计,以提高控制的可靠性。

(1) 闭锁控制电路

这里采用可再触发双/单稳态多谐振荡器74LS123 来构成输出闭锁电路,电路接线如图4 所示。 将74LS123的A脚与MC68HC376的CTM4模块的CTD4通道相连,由于在正常情况下CTD4定时提供脉冲,使得振荡电路不能发生翻转,此时,/Q保持为1;如果装置故障,使得CTD4失去脉冲,则振荡电路使得/Q翻转变为0,因此闭锁信号变为0对输出控制信号闭锁。

同时,与门4081的另一脚接至MC68HC376的TPU模块的TCH15脚,直接由MC68HC376控制。在正常运行中,当需要输出控制信号时,置TCH15为1;当不需要输出控制信号时,置TCH15为0,则使闭锁信号为0,闭锁输出部分,这样就防止了由于干扰或其他原因造成的误动作。

(2) 控制信号输出部分的抗干扰设计

当闭锁信号开通时,输出控制信号可能由于扰动而出现偏差,因此应设计相应的输出电路形式来减小扰动的影响。输出电路的形式如图5所示(这里只画出一路输出信号)。


采用单线控制时,一旦受到干扰就会使控制信号的电平发生变化,从而造成误动。这里采用“0,1”控制方式,用两根临近的控制线,一根直接接至与门4081,另一根经过非门4069接至4081,即当两根控制线为“0,1”时输出有效的电平信号1。这样,当存在高扰动或低扰动使得控制线同时变为1或0时,输出无效的电平信号0。本系统中,以CTM4模块的CPWM7引脚和闭锁信号一起控制开启信号;开启信号与MC68HC376的控制信号一起控制动作输出信号。这样就充分提高了输出控制的可靠性。注意,单片机的I/O控制信号应使用上拉电阻。

3.4 掉电报警电路

当系统的某一级工作电源掉电时,控制装置将不能正常运作,或者控制信号得不到正确执行。这时应该发出报警信号,掉电报警电路如图6所示。将各等级的工作电源通过关隔MOC8050串接起来,一旦发生掉电的情况,掉电报警处的电平由高变为低,启动报警装置。软件可靠性设计

3.5 软件看门狗

在MC68HC376的SIM模块中,有一个软件看门狗,在监控程序中,可以开启软件看门狗,配合提高系统的可靠性。该软件看门狗由MC68HC376的系统保护控制寄存器(SYPCR)中的SWE位控制开启。当SWE位为1时,看门狗启动,开始计时。在装置正常工作时,程序应该在软件看门狗溢出之前对软件服务寄存器(SWSR)先后写入55H和AAH,当写入完成之后,软件看门狗就会清除当前计时值,重新开始计时。

如果计时值溢出,则会使MC68HC376的/RESET引脚有效,系统复位。这样,就可以在程序死循环或者由于其它原因而导致程序跳飞时自动回复到复位状态。

看门狗的溢出时间由系统频率以及SYPCR寄存器的看门狗分频位(SWP)和看门狗定时区(SWT[1:0])决定,如表1所示。选择看门狗溢出时间时应该注意大小适中,若取值过大,则程序可能会较长时间处于死循环或跳飞状态,从而导致控制错误或失效;若取值过小,则会增加程序负担,降低装置运行效率。


3.6 程序的区域划分和操作级别控制

CPU32可进行两种优先级别的操作:监控级别和用户级别。在监控级别下,CPU可以对所有的内部集成资源和所有的指令进行操作,而在用户级别下,它对一些寄存器和指令的访问会受到限制。在程序中有效地利用这种优先级别会使内部资源和一些系统指令得到有控制的访问,从而提高系统运行的可靠性。CPU32的状态寄存器SR中的S位决定CPU的工作级别,当S=1时CPU处于监控级别;S=0时CPU处于用户级别。

一般情况下,单片机的程序区和数据区在同一个物理地址空间。对于MC68HC376,可以通过功能码FC[2:0]来扩展和划分外部物理空间,对FC[2:0]实现外部解码,可以使监控级程序、监控级数据、用户级程序、用户级数据分别使用各自独立的地址空间。对于MC68HC376内部的各个模块,可以通过其相应的结构寄存器中的SUPV位来确定该部分的通用寄存器所处的地址空间,当SUPV=1时,将相关的寄存器放置于监控级数据地址空间,CPU只有在监控级别时才可对其访问和操作;当SUPV=0时,将相关的寄存器放置于数据级数据地址空间,CPU可任意对其进行访问和操作。这样,整个程序结构性强,按级别控制访问,增强了运行的可靠性。

3.7 总线监视器

MC68HC376进行内部总线操作时,数据选通应答引脚(/DSACK)和自动向量引脚(/AVEC)应该有相应的应答信号。SIM模块中的总线监视器能对/DSACK和/AVEC信号进行监视,当响应时间超过定时值就使总线错误(/BERR)引脚有效。程序应对/BERR的状态进行监视,以便及时对总线错误做出相应的处理。

总线监视器的定时值由系统保护控制寄存器(SYPCR)中的总线监视时间区(BMT[1:0])决定。BMT[1:0]=00时,定时值为64个系统时钟;BMT[1:0]=01时,定时值为32个系统时钟;BMT[1:0]=10时,定时值为16个系统时钟;BMT[1:0]=11时,定时值为8个系统时钟。程序员应根据实际的运行情况进行选择。

其它 其它一些提高可靠性的措施还包括有配置去耦电容;系统时钟电路采用独立电源VDDSYN供电,减少对MCU的干扰,而且MCU 停电时系统时钟仍可维持运行。布线时,时钟电路设置在电路板的中央;Standby RAM采用两个电源VDD和VSTBY供电,正常运行时VDD供电,发生掉电时,使其自动切换到VSTBY供电。同时,在软件中,将堆栈及一些重要数据存放在Standby RAM 有利于重要运行参数的保存。

4 结语

该方案采用高性能、集成度高、可靠性强的32位新型微控制器MC68HC376为核心,同时在硬件、软件以及制板布线等方面采用多种提高系统可靠性的设计措施。应用该方案的数字式低频低压控制装置RSA800,已通过电力工业部电力设备及仪表质量检验测试中心的产品型式试验。 欲了解更多信息请登录电子发烧友网
关键字:MC68HC376单片机  可靠性设计 引用地址:基于MC68HC376单片机的可靠性设计

上一篇:法拉电容在RAM数据保护中的应用
下一篇:基于DM642的实时运动目标检测系统

推荐阅读最新更新时间:2024-03-16 12:40

基于ARM处理器的CAN节点可靠性设计
随着信息技术的飞速发展,基于ARM在嵌入式系统方面的优势和CAN总线的广泛应用,目前越来越多的ARM处理器内部自带了CAN控制器,极大的方便了开发人员对CAN总线的开发。本课题是基于ARM2104的微处理器CAN总线系统节点开发,采用CAN总线可以将节点控制器直接安装在现场,数据经处理后发送到总线上,实现了信息的全数字方式传输,提高了传输的抗干扰能力,增加了信息的传输量。 总体设计方案 本课题中所设计的是CAN总线系统节点,系统节点结构图如图1。 图1 系统节点结构图 CAN总线系统应用要求:CAN总线接口的扩展、点对点通信。 CAN节点的设计主要是CAN通信控制器与微处理器之间、CAN总线收发器与物理总线
[单片机]
基于ARM处理器的CAN节点<font color='red'>可靠性设计</font>
基于FPGA的时统模块可靠性设计
摘要:文章从FPGA逻辑编程设计技术、EMC技术、高速电路PCB设计技术等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法,实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能,提高了同步精度和抗干扰性。解决了传统时统模块定时精度不高、设置固定只能满足单一需求等问题。 关键词:同步精度;可编程门阵列;时统;紧凑型PCI 高可靠性永远是计算机系统中必不可少的重要需求,尤其是对于整个系统中用来产生统一时间信号的专用设备来说,其可靠性和精准性非常重要。时统模块的功能就是保证整个系统处在统一时间的基准上,它接收时统站发来的时间信号,完成与时统站送来时间信号的同步,同时回送一路供时统站延时检查和解调检查用,并向测控设备发送
[嵌入式]
基于FPGA的时统模块<font color='red'>可靠性设计</font>
基于DSP/FPGA高精度测量系统中多电源可靠性设计
由于高精度测量系统工作频率高,数据处理量大,功耗也相对较高,而供电系统的好坏直接影响到系统的稳定性和系统的精度,所以设计高效率、高可靠性的供电系统具有极其重要的现实意义。本文主要叙述了一个实际高精度测量系统的电源设计。   1 DSP和FPGA的电源要求   系统采用Altera公司的Cyclone系列EPIC12型号FPGA和TI公司的TMS320C6713B型号DSP均需要两种电源 :外围I/O电压为3.3V及内核电压分别为1.5V和1.2V。因此必须考虑它们的配合问题:(1)在加电过程中,要保证内核先得到供电,外围I/O后得到供电,内核最晚也应该与周边I/O接口电源同时加电。否则可能会导致DSP和FPGA的输出端出现大电流
[电源管理]
基于DSP/FPGA高精度测量系统中多电源<font color='red'>可靠性设计</font>
IC卡读写接口的可靠性设计
简介:将可靠性设计思想成功地应用于本地的 IC 卡自来水预收费管理系统中。其中 IC 卡读写器采用 ATMEL 89C2051 单片机为内核,采用交叉技术的三线制串行通讯方式与上位机的基于 DELPHI 4.0 的预收费管理系统软件进行通讯 IC 卡水表则采用 PIC16F84 单片机。经过近两个月的实际运行,可靠性是令人满意的。 1 概 述 IC 卡与磁卡等存储介质相比,在安全性等诸多方面具有不可比拟的优越性,它在国民经济各个领域的应用,是一种必然趋势。 由于 IC 卡使用中均牵涉到货币的问题,因此,它的可靠性显得至关重要。如何最大限度地提高 IC 卡读写器(或接口)的可靠性,就成了 IC 卡全面推广应用的关键所在。
[单片机]
IC卡读写接口的<font color='red'>可靠性设计</font>
卫星电源分系统可靠性设计与研究
卫星电源分系统的设计是一个复杂系统工程,不但要考虑电源各部分的参数设计,还要考虑电气设计、电磁兼容设计、安全性设计、热设计等方面。因为任何方面,哪怕是极微小的疏忽,都有可能导致整个卫星电源分系统甚至整颗卫星的崩溃。我国交付的尼日利亚通信卫星一号才使用一年多因太阳翼故障导致电能耗尽就是先例,所以卫星电源分系统可靠性设计至关重要。 电源分系统构成 某型号卫星电源分系统采用全调节直流母线系统。系统由砷化镓太阳电池方阵、一组6Ah镉镍电池及一台电源控制器(包括一次电源调节、二次电源变换、系统遥测、遥控功能、部分星上配电功能)组成。电源分系统原理图如图1所示。 图1 电源分系统原理框图 电源分系统由一次和二次电源组
[电源管理]
单片机应用系统的可靠性设计
随着单片机在国防、金融、工业控制等重要领域应用越来越广泛,单片机应用系统的可靠性越来越成为人们关注的一个重要课题。单片机应用系统的可靠性是由多种因素决定的,大体分为硬件系统可靠性设计和软件系统可靠性设计。 一、硬件系统可靠性设计 (1)选优设计 在系统硬件设计和加工时,应该选用质量好的接插件,设计好工艺结构;选用合格的元器件,进行严格的测试、筛选和老化;设计时技术参数(如负载)要留有一定的余量或降额使用元器件;提高印制板和组装的质量。 (2)冗余与容错设计 保证单片机应用系统100%无故障是不可能的。容错是指当系统的某个部件发生故障时,系统仍能完全正常地工作,即给系统增加容忍故障的能力。为使系统具有容错能力,必须在系统中增加适当的
[电源管理]
<font color='red'>单片机</font>应用系统的<font color='red'>可靠性设计</font>
利用单片机系统可靠性设计
单论单片机硬件系统设计解决方案,一般从三个方面分析:优选设计方案、增加冗余和容错率、采用硬件抗干扰。本文详细的介绍了优化这三个方面对单片硬件可靠性带来的好处。 1、选优设计 在系统硬件设计和加工时,应该选用质量好的接插件,设计好工艺结构;选用合格的元器件,进行严格的测试、筛选和老化;设计时技术参数(如负载)要留有一定的余量或降额使用元器件;提高印制板和组装的质量。 2、采用硬件抗干扰措施 来自供电系统以及通过导线传输、电磁耦合等产生的电磁干扰信号,是单片机系统工作不稳定的重要因素,在系统硬件设计时必须采取有效的干扰抑制措施。单片机应用系统中还常使用系统监视电路检测系统发生的错误或故障,自动报警或使系统自动恢
[单片机]
利用<font color='red'>单片机</font>系统<font color='red'>可靠性设计</font>
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
设计资源 培训 开发板 精华推荐

最新单片机文章
  • ARM裸机篇--按键中断
    先看看GPOI的输入实验:按键电路图:GPF1管教的功能:EINT1要使用GPF1作为EINT1的功能时,只要将GPFCON的3:2位配置成10就可以了!GPF1先配 ...
  • 网上下的--ARM入门笔记
    简单的介绍打今天起菜鸟的ARM笔记算是开张了,也算给我的这些笔记找个存的地方。为什么要发布出来?也许是大家感兴趣的,其实这些笔记之所 ...
  • 学习ARM开发(23)
    三个任务准备与运行结果下来看看创建任务和任运的栈空间怎么样的,以及运行输出。Made in china by UCSDN(caijunsheng)Lichee 1 0 0 ...
  • 学习ARM开发(22)
    关闭中断与打开中断中断是一种高效的对话机制,但有时并不想程序运行的过程中中断运行,比如正在打印东西,但程序突然中断了,又让另外一个 ...
  • 学习ARM开发(21)
    先要声明任务指针,因为后面需要使用。 任务指针 volatile TASK_TCB* volatile g_pCurrentTask = NULL;volatile TASK_TCB* vol ...
  • 学习ARM开发(20)
  • 学习ARM开发(19)
  • 学习ARM开发(14)
  • 学习ARM开发(15)
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved