IBERT在FPGA中的应用

发布者:幸福花开最新更新时间:2012-10-10 来源: 21ic关键字:IBERT  FPGA  误码率测试仪 手机看文章 扫描二维码
随时随地手机看文章
    随着高速数字系统的发展,高速串行数据被广泛使用,内嵌高速串行接口的FPGA也得到大量应用,相应的高速串行信号质量的测试也越来越频繁和重要。通常用示波器观察信号波形、眼图、抖动来衡量信号的质量,Xilinx提供的IBERT(Integrated Bit Error Ratio Tester)作为一种高速串行信号测试的辅助工具,使得测试更便捷,其具有不占用额外的I/O管脚和PCB空间、不破环接口信号的完整性、无干扰、使用简单和价格低廉等特点。

1 IBERT简介
    IBERT是Xilinx提供用于调试FPGA芯片内高速串行接口比特误码率性能的工具,具备实时调整高速串行接口的多种参数、与系统其他模块通信及测量多通道误比特率等功能,支持所有的高速串行标准,包括:PCI Express、RapidIO、千兆以太网、XAUI等。使用IBERT核测试,只需通过JTAG接口下载设计并测试硬件,无需额外的管教和接口;大幅缩减了高速串行接口测试场景的建立和调试时间,是高速串行接口开发中理想的调试工具。
    文中所述使用方法基于Xilinx的工具CoreGenerator12.4和ChipScope Pro Analyzer12.4进行描述,下面介绍使用IBERT的步骤,IBERT的操作分为两个阶段。
1.1 配置IBERT核,生成配置文件
    (1)打开Core Generator12.4工具,新建设计工程,指定待测器件类型、封装、速度等级,生成工程文件。在IP Catalog窗口\View by Function\Debug&VerifICation\Chipscope Pro\下,双击IBERT,配置线速率、GTP位置和参考时钟、系统时钟等IBERT核参数,生成可JTAG加载的bit配置文件。与生成其他核不同,IBERT核不是插入到用户的设计中去的ngc或edn文件,而是生成自身的bit配置文件。
    (2)IBERT核和ILA核(Integrated Logic Analyzercore),也需要连接到ICON核(Integrated Controllercore)上,但其自身具备控制、监控以及改变高速串行接口参数的逻辑,并能完成误比特性能测试。需注意的是,IBERT核只能作为一个独立的设计,不可在用户设计中例化。不同系列芯片的IBERT核在Core Generator中的配置不同。
1.2 IBERT核的主要组件
    (1)BERT(比特误码率测试)逻辑:BERT逻辑中例化了高速串行接口组件,并包括了测试模式发生器和检查器。利用Comma和Comma检测器,可提供从简单的时钟信号到完全的PRBS模式以及成帧计数模式。可产生各种PRBS数据作为高速串行发送器的数据源,可设置多种环回,由接收通道接收,对高速串行接收器的接收数据进行相同编码的检测,计算比特误码率。
    (2)DRP(动态重配置端口)逻辑:每个高速串行接口均有一个动态重配置端口,因此每个收发器属性都可在系统中改变。所有的属性和DRP地址在IBERT核中均可读可写,且可独立访问。
    (3)控制盒状态逻辑:管理IBERT核的操作。
1.3 配置到FPGA中完成测试
    测试时,建立JTAC连接,使用ChipScope Pro Analyze12.4下载bit配置文件。下载成功后,在New Project窗口会出现IBERT Console点击即进入Console Window,该窗口可以设置高速串行接口的参数,进行开环或闭环的误码测试,同时提供高速串行接口参数的控制和监视接口。Console Window有4个界面:MGT/BERT Settings、DRP Settings、Port Settings和Sweep Test Setting。下面分别介绍每个界面的功能。
    (1)MGT/BERT Settings:MGT Settings部分可以设置摆幅、预加重、均衡以及接收采样点的位置等参数,同时可设置开环或闭环的测试方式,测试进行中可以显示线速率和所测试的高速串行接口的锁相环状态。BERT Settings部分可以设置测试发送和接收数据的编码方式,并显示测试的误码率结果。CLOCk Setting部分显示收发线路的时钟信息。
    (2)DRP Settrags:可查看并设置高速串行接口的属性。
    (3)Port Settings:可查看并设置高速串行接口的接口状态。
    (4)Sweep Test Setting:本界面用于自动扫描测试,是IBERT提供的一项便利高效的测试方式,可设定发送和接收的可控制参数范围,自动逐个地进行遍历性的误码测试,参数包括发送摆幅、预加重、接收均衡器、CDR采样数据的位置等。用户可设定每组参数重复测试次数以及测试时间,最后点击Start即可进行扫描测试。测试数据保存在.csv文件中。只能在近端环回和远端环回测试模式中使用。

2 实例说明
    设计实例使用Xilinx公司Spatan6系列的xc6slx150t-3fgg676芯片,根据上述使用说明,下面具体说明使用IBERT进行测试的过程。
    (1)打开Xilinx ISE DesignSuite12.4/ISEDesignTools/Tools/Core Generator,新建工程,设置芯片信息如图1所示,点击确认,生成核的工程文件。

[page]

    在IP Catalog窗口\View by Function\Debug&VerifICation\Chipscope Pro\下双击Ibert,如图2所示。按顺序设置Ibert核线速率2.457 6 Gbit·s-1,数据宽度20 bit,参考时钟频率122.88 MHz,选择被测试的GTP DUAL,设置系统时钟频率66 m、位置R7等参数,IBE RT Core Summary如图3所示,点击generate生成Ibert核的可下载bit配置文件。

    
    (2)将生成的bit文件加载到单板上,显示界面如图4所示。

    
    首先关注PLL Status状态和CLOCking Setting显示的收发时钟频率,PLL Status状态Locked表明GTP_DUAL的PLL已锁定GTP的参考时钟,GTP可正常工作。如状态是Unlocked,则要检测待测GTP的参考时钟是否正常输入。
    测试高速串行信号的信号质量,通常使用足够带宽和采样率的示波器测试信号眼图来评估,一但测试的眼图不符合模板要求,需要调整高速串行接口的参数。使用IBERT核可以快速完成参数修改的任务,设置Loopback Mode在开环的模式下,TX Data Pattern为PRBS7-bit,调整摆幅、预加重参数,观察示波器上的信号眼图是否符合模板要求。图5和图6分别为调整摆幅预加重参数前后的眼图,图5所示眼图对应预加重0.8 dB、摆幅495 mV,眼图的眼高太小且图形碰撞模板,调整为预加重1.7 dB、摆幅1 180 mV,眼图满足的要求如图6所示。

[page]

    为确定高速串行接口的参数是否满足硬件及多种环境的需求,可通过在对端器件高速串行接口设置远端环回,设置待测试芯片的收发data pattern为统一模式,常温及高低温拷机,观察误码率是否满足要求,误码率需满足E-10。例中与图6对应的参数值条件下,对端器件高速串行接口设置远端环回误码率为4.36E-10,满足误码率要求。

    
    Sweep Test Setting(扫描测试)其配置页面如图7所示,以Rx Sampling Point来进行误码率测试定性分析信道质量为例,较为容易理解,当同定在某个采样点进行误码测试时,误码率达到E-10时,可判定信道质量良好。在整个UI范围内进行采样点的扫描测试时,误码率达到E-10的采样点越多,信号眼图的眼睛张得越大,距离模板的余量越大,信道质量越好。

3 结束语
    通过以上实例,可见IBERT具有可操作性较强的GUI图形界面,可操作性强、准确、易用,可方便地设置高速串行收发通道的各项参数,并提供了多种环回模式及多种测试激励源,并可通过自动扫描测试,确定收发的最佳参数。可以满足硬件测试时对高速串行收发通道信号测试的大部分需求,在故障定位等场合均可使用。在单板的硬件测试初期,使用IBERT可以辅助硬件测试,例如设置发送通道的各项参数,协助示波器测量信号质量,而完全不需额外的开发FPGA逻辑。进行误码率测试,作为定量测量眼图质量、jitter等指标的补充。从示波器看图确定出的参数并非就是最佳参数。如示波器对于均衡后的信号质量无法测试,而通过IBERT测误码率能够测试到均衡之后的节点,测试范围更大。可以预见,集成比特误码测试仪IBERT将在FPGA设计中获得广泛应用。

关键字:IBERT  FPGA  误码率测试仪 引用地址:IBERT在FPGA中的应用

上一篇:以FPGA为核心的逻辑控制模块的数据采集系统
下一篇:嵌入式实时操作系统μC/OS-II在S12单片机上的移植

推荐阅读最新更新时间:2024-03-16 13:10

基于FPGA的Viterbi译码器设计及实现
  卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展,其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性,使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。   一、译码器功能分析   译码器是一种具有“翻译”功能的逻辑电路,这种电路能将输入二进制代码的各种状态,按照其原意翻译成对应的输出信号。Viterbi译码器是以Viterbi算法为基础设计的一种译码器,译码器主要由五部分组成
[电源管理]
基于<font color='red'>FPGA</font>的Viterbi译码器设计及实现
面向智能汽车ADAS和车载信息娱乐系统等移动相关平台的桥接解决方案
在过去十年里,随着智能手机及其应用生态体系的不断发展,汽车电子领域中移动相关应用的创新技术也深受其影响。汽车制造商已经开始将用于智能手机的相同处理器平台应用到新一代汽车中,使得驾驶体验获得了质的提升的同时让汽车变得更加安全和便宜。除此之外,汽车制造商还希望能够充分利用当今移动产业规模化和应用支持的优势。虽然很多处理器制造商现在能够提供汽车级移动平台,但处理器仍然是按照智能手机的思路设计的。在很多案例中,这样的平台需要进行一定的调整以满足汽车制造商的需求。而使用FPGA可以快速实现低成本桥接解决方案,使得现有平台能够完美应用于汽车领域。 每当设计工程师试着将现有平台应用于全新领域时总会面临很多挑战。汽车行业也不例外。FPGA桥接解
[汽车电子]
面向智能汽车ADAS和车载信息娱乐系统等移动相关平台的桥接解决方案
Altera荣获CEN的2012年度FPGA技术创新奖
2012年9月18日,北京——Altera公司 (NASDAQ: ALTR)今天宣布,公司荣获了中国电子报(CEN)的2012年度FPGA创新技术奖。2012年8月17号在成都举行的年度FPGA行业发展论坛上,Altera被授予该奖项。该奖项是对Altera FPGA技术及其业界领先创新技术的认可。 作为中国著名的出版企业,CEN主办了每年一次的FPGA行业发展论坛,邀请上游和下游FPGA企业研讨行业发展趋势以及最新技术。企业能够参加此次论坛,表明这些企业对行业发展做出了一定的贡献。从六月开始,评选过程持续了大约三个月。评选委员会由政府官员、业界专家、CEN编辑人员以及渠道代理商组成,他们对CEN编辑和公众的提名进行了评选。
[嵌入式]
基于MEMS和FPGA的移动硬盘数据加解密系统
  随着信息量的急剧增长,信息安全日益受到人们重视。一个完整的数据加解密系统应该 具备安全可靠的密码认证机制和加解密算法。本文基于MEMS 强链、USB 控制器和FPGA 设 计了一种USB 接口的高效数据加解密系统,采用AES 加密算法。普通IDE 硬盘挂接该系统后 成为安全性极高的加密USB 移动硬盘,其平均数据吞吐率接近普通U 盘,达到10MB/s.    1. 系统结构布局   该系统由Cypress CY7C68013 USB2.0 控制器、Altera EP2C35 FPGA 和MEMS 强链构成, 图1 描述了整个系统的硬件布局。   MEMS 强链负责对用户输入的密码进行验证。CY7C68013 USB
[嵌入式]
基于MEMS和<font color='red'>FPGA</font>的移动硬盘数据加解密系统
基于FPGA的多路I2C总线设计与实现
摘 要 : 介绍了一种基于FPGA的多路I2C总线设计与实现。主要包括系统处理器、局部总线、FPGA逻辑模块、负载设备几部分,实现了从处理器局部总线到I2C协议的转换及其多路扩展,使系统具有多个I2C总线通道,且每一路I2C总线上能挂载多个不同的主设备或从设备。该系统中各路I2C总线相互独立工作,没有干扰和影响。 关键词: I 2 C;可编程逻辑门阵列;状态机  I 2 C(Inter-Integrated Circuit)总线是由Philips公司开发的用于IC器件之间连接的二线制总线,其为双向、两线、串行、多主控接口标准,具有总线仲裁机制,非常适合器件之间近距离、非经常性的数据通信。由于其具有接口线少、控制方式简化、器
[嵌入式]
基于<font color='red'>FPGA</font>的多路I2C总线设计与实现
基于FPGA的数字核脉冲分析器硬件设计解析
  多道脉冲幅度分析仪和射线能谱仪是核监测与和技术应用中常用的仪器。20世纪90年代国外就已经推出了基于高速核脉冲波形采样和数字滤波成型技术的新型多道能谱仪,使数字化成为脉冲能谱仪发展的重要方向。国内谱仪技术多年来一直停留在模拟技术水平上,数字化能谱测量技术仍处于方法研究阶段。为了满足不断增长的高性能能谱仪需求,迫切需要研制一种数字化γ能谱仪。通过核脉冲分析仪显示在显示器上的核能谱帮助人们了解核物质的放射性的程度。   1 数字多道分析仪的优势   国内很大一部分学者采用核谱仪模拟电路的方式实现脉冲堆积的处理。由于整个过程都是由模拟电路来实现,所以一直受到多种不利因素的困扰:模拟滤波成形电路有限的处理能力达不到最佳滤波的要求;
[测试测量]
基于<font color='red'>FPGA</font>的数字核脉冲分析器硬件设计解析
Xilinx宣布EC2 F1实例已广泛采用 Virtex UltraScale+ FPGA
eeworld网消息,2017年4月24日,北京—All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布,其高性能Xilinx® Virtex® UltraScale+™ 系列FPGA现已在亚马逊弹性计算云(Amazon Elastic Compute Cloud,EC2)F1实例中应用。该实例除了利用FPGA提供可编程的硬件加速器之外,还支持用户最佳化他们的计算资源以满足其作业负载的特殊需求。 当亚马逊云端网络服务在云端提供安全且可调整的运算规模时,F1实例让用户利用FPGA部署硬件加速器更容易。因为FPGA具有可编程能力,用户无需重新设计任何硬件,即可
[半导体设计/制造]
ProDesign最新ASIC原型系统采用赛灵思Virtex-4 FPGA技术
ProDesign Electronics公司推出CHIPit Platinum ASIC原型系统的最新版本,其体系结构根据最新的赛灵思(Xilinx) Virtex-4 FPGA技术进行了扩展,增加了新的调试功能以及系统设计实现的新软件。 据ProDesign公司介绍,第四版的CHIPit Platinum是第一种能够处理多达21种Xilinx Virtex-4 FPGA的ASIC原型系统,为大量不同配置提供了灵活的可编程连接拓扑。ProDesign公司表示这套可扩展的系统能够为230万到2000万ASIC门的设计配置3到21种Virtex-4。 第四版包括三维转换专利技术,可进行系统级芯片(SoC)设计的不同设计结构的体系
[焦点新闻]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
设计资源 培训 开发板 精华推荐

最新单片机文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved