这部分主要有3个模块:
1 基本模块
通过设置定时器的分频,允许禁止位来控制定时器的运行,通过计算Fbus和分频来设置定时器的长短。
2 输入捕捉、输出比较
这部分比较复杂,调了很久,主要是几个寄存器的使用,在设置好基本定时器的分频,时钟以及中断后,这部分就可以正常使用了。
CTL1和2控制输出,CTL3和4控制输入。
在这部分的调试中,我将输出比较和输入捕捉同时使用,碰到了许多问题,我将输出比较口连通到输入捕捉口上,即PT7---PT0,设置上升沿捕捉,并设置PT7在计数8000时翻转,捕捉时中断,用万用表测PT7正常输出,并且正常进入中断,在中断中读TC0的值,此时读出的值不正常,一直都是全0。
3 脉冲累加器
4个8位的脉冲累加器。用来做计数跳变。
这部分重点在于时钟分频的选择,中断方式的选择,还有在写中断程序时,中断向量表的查找,时钟分频的计算等等。这部分较难,多花时间理解。
上一篇:AD转换__HCS12学习笔记(3)
下一篇:FLASH__HCS12学习笔记(5)
推荐阅读最新更新时间:2024-03-16 14:39
设计资源 培训 开发板 精华推荐
- 深度资料|5G NR无线通信技术
- 突然想问个很童年的问题。。。走过路过进来看看啊。。。。
- 破解DXP2004
- 如何实现nand flash 存取 LOGO(在EBOOT中)?
- ======WINCE6.0下这些异常怎么定位解决---Exception 'Undefined Instruction'++++Exception 'Pref
- 有proteus 7.4 DEMO版(全中文的,好用,但不能保存文件)的破解方法吗
- LM3S811 下载提示 adapter not found 问题解决方法!!!
- 集成电路S G 3 5 2 5
- 【小梅哥FPGA进阶教程】MC8051软核在FPGA上的使用 上
- Verilog的for循环的相关问题