不,这不是一个“愚弄人的”问题或脑筋急转弯,并且我认为我们的读者都非常清楚模数转换器(ADC)及数模转换器(DAC)的基本功能。
但在如何使用这些转换器以及人们的认知度上也存在着哲理性区别。用最简单的话讲,ADC是用来捕获大量未知的信号,并把它转换成已知的描述。相反,DAC是接受完全已知的、深刻理解的描述,然后“简单地”产生等效的模拟数值。
简而言之,DAC工作在确定的领域,而ADC则工作在随机输入信号和未知性领域,只要输入在规定的范围内。在传统的信号处理理论中,比如在Harry L.Van Trees的经典著作Detection, Estimation, and Modulation Theory中介绍的那样,信号处理面临着不同程度的挑战。举例来说,一个特征参数已经相当明了的信号(如受到AM调制的模拟信号)与一个充满了许多未知参数的信号(如受到噪声干扰的雷达反射波)相比,评估起来要容易得多。
ADC原理图
DAC框图
因此ADC面临的挑战确实要比DAC大得多。为了充分发挥ADC的功能,特别是较高性能(速度或精度)的ADC,需要采用精心设计的模拟信号调节输入信道,通常还带有与ADC本身精确匹配的ADC驱动器。
DAC的设计要简单得多。不过这种相对的简单不应让设计师对DAC设计产生松懈心理。实际应用中设计师很容易对DAC的模拟输出电路不予以足够的重视,比如在摆率、输出驱动(电压、电流、范围)等参数和负载故障保护方面,而这样做很容易导致原型评估和产品现场应用时发生令人头疼的电路和系统级问题。
关键字:信号处理 ADC DAC 摆率
编辑:金海 引用地址:ADC和DAC有什么区别?
推荐阅读最新更新时间:2023-10-12 20:17
将ADC介接到高效能运算放大器的分析设计
前言:一般而言,用来驱动现今高分辨率类比/数码转换器的电源都是拥有数百欧姆或以上的AC或DC负载。因此,一个具备有高输入阻抗(数百万欧姆)和低输出阻抗的运算放大器便成为ADC驱动器输入的最佳选择。ADC驱动器可作为缓冲器和低通滤波器之应用,以减低系统的整体杂讯。
随着讯号在电路板的布线和冗长电缆上传送,系统杂讯会积聚在讯号里,而一个差动ADC会拒绝任何看来像共模电压的讯号杂讯。相比起单端的讯号,采用差动讯号有好几个优点。首先,差动讯号可将ADC的动态范围增大一倍。其次,它可提供更佳的谐波失真效能。现今有几个方法可从一个双重运算放大器配置产生出差动讯号。其中一种方法是采用单端/差动转换技术,而另一种则需动用差动输入源。
[模拟电子]
单片机C语言程序设计:用 ADC0808 控制 PWM 输出
/* 名称:用 ADC0808 控制 PWM 输出
说明:使用数模转换芯片 ADC0808,通过调节可变电阻 RV1 来调节脉冲宽度,
运行程序时,通过虚拟示波器观察占空比的变化。
*/
#include reg51.h
#define uchar unsigned char
#define uint unsigned int
sbit CLK=P2^4; //时钟信号
sbit ST=P2^5; //启动信号
sbit EOC=P2^6; //转换结束信号
sbit OE=P2^7; //输出使能
sbit PWM=P3^0; //PWM 输出
//延时
[单片机]
ADI推出适用于宽带通信和无线基础设施应用的高速ADC系列产品
美国模拟器件公司(Analog Devices, Inc.)日前推出其高速10bit、11bit、12bit模数转换器(ADC)系列产品,适合用于宽带通信和无线基础设施应用——例如电缆调制解调器终端系统、第三代和第四代微区和皮区基站以及固定点到点射频通信——需要降低功耗、小封装尺寸,但又不能牺牲高质量ADC性能的应用场合。其舰旗产品是12bit分辨率250MSPS(每秒百万取样率)采样速率ADC,其功耗降低了40%以上,封装尺寸比同类产品减小20%,同时保证高中频(IF)条件下优良的性噪比(SNR)和无杂散动态范围(SFDR)。
“AD9230是仅有的一款将功耗降低到500mW阈值以下的12bit 250MSPS ADC,
[新品]
赛灵思重回DAC并提出关键问题:能用All Programmable为何还用 ASIC?
All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布出席 2012 年 6 月 3 日至 7 日在美国旧金山举行的全球设计自动化大会 (DAC),这也是该公司 10年后第一个展台展示活动,展示内容为其全新的Vivado™ 设计套件。随着专用器件设计的成本和风险不断提升,只有极少数超大批量商品的生产才适用于专用器件设计。针对成本、功耗、性能和密度等日益严格的产品需求,可编程平台已成为设计者的唯一选择。我们要问的是:在能够选择All Programmable技术的时候,为何还要用 ASIC?
内容:2012 年第 49 届全球设计自动化大会 (DAC)
[嵌入式]
STM32F103ZET6 — ADC
介绍 STM32F103ZET6 拥有12位ADC,是一种逐次逼近型模拟数字转换器。 12bits ADC 代表了 ADC 的转换精度。存在输入参考电压的情况下,ADC 将模拟信号经信号线输入,进行模拟信号的采样,再将采样后的数字信号存放于数据寄存器中,以供软件进行读取(CPU或者DMA方式),存储的数据是经过参考电压比较后,按照12bits 进行换算得到。 ADC输入范围:Vref- ≤ Vin ≤ Vref+ ADC 时钟 ADC 的输入时钟 ADCCLK 不能超过 14MHz(Datasheet规定)它是由PCLK2经分频产生。 转换模式 支持单次转换和连续转换,顾名思义,单次转换就仅仅只进行一次转换,然后就将值
[单片机]
一种提高遥测信号处理器测试性方法
可测试性定义为:产品能及时准确地确定其状态,隔离其内部故障的设计特性,以提高产品可测试性为目的而进行的设计被称为可测试性设计。可测试性是同可靠性、维修性相并列的一门新型学科,其发展和应用对于提高产品的质量,降低产品的全寿命周期费用具有重要意义。随着集成电路设计方法与工艺技术的不断进步,集成电路的可测性已经成为提高产品可靠性和成品率的重要因素。文中针对遥测产品中信号处理器的设计原理,通过增加BIT以提高信号处理器的测试覆盖率。 1 信号处理器简介 硬件电路软件化是电路设计的发展趋势。借助大规模集成的FPGA和高效的设计软件,不仅可通过直接对芯片结构的设计实现多种数字逻辑系统功能,而且由于管脚定义灵活,从而减轻了信号处理器电
[测试测量]
3GSps超高速ADC系统设计解决方案
包含千兆采样率ADC的系统设计会遇到许多复杂情况。面临的主要挑战包括时钟驱动、模拟输入级和高速数字接口。本文探讨了如何才能克服这些挑战,并给出了在千兆赫兹的速度下进行系统优化的方法。在讨论中,时钟设计、差分输入驱动器的设计、数字接口和布局考虑都是十分复杂的问题。本文中的参考设计将采用ADC083000/B3000。
时钟源是高速数据转换系统中最重要的子电路之一。这是因为时钟信号的定时精度会直接影响ADC的动态性能。为了将这种影响最小化,ADC的时钟源必须 具有很低的定时抖动或相位噪声。如果在选择时钟电路时没有考虑该因素,则系统的动态性能在很大程度上将不由前端模拟输入或ADC的质量决定。理想时钟总能 在电平跳变之间保持精确的
[电源管理]
为何STM32H7的ADC数据不变
有人使用STM32H7系列的ADC模块,定时器触发ADC,数据通过DMA传输到内存。对某通道连续转换几次后求个平均值。他却发现ADC结果虽没有什么问题,但一批数据出来后就纹丝不动了。DMA传输本来设计成的Circular模式,感觉好像工作在Normal模式,结果显然有点不合理。 鉴于这个现象和所用芯片,估计是因为Cache使用方面的原因,客户也的确使能了Cache。具体怎么回事呢?我们一起来看看。 我这边使用H743Nucleo板和ST免费的STM32CubeIDE。STM32H743片内有个Vrefint信号,电压一般在1.2v左右,用它做ADC的输入信号来测试。用LPTIM触发ADC转换,每读到5个数据就求个平均值。
[单片机]