MAX1470超外差接收机常见问题(FAQ)

如何为我的MAX1470应用选择正确的晶体?

关键是要找出在你的电路板上XTAL1和XTAL2之间存在多大的电容，选择一个设计为在此电容值下振荡的晶体。例如，MAX1470评估板上XTAL1与XTAL2之间存在大约5pF的电容。因此，如果使用一个设计为与5pF负载发生振荡的晶体，就不需要再使用额外的电容，此时可以将串连电容“短路”掉。如果使用的晶体是设计为与更高的负载电容发生振荡的，晶体将在更高的频率上发生振荡，这时需要一个额外的电容将晶体拉到正确的频率上。通常，并联电容用来把晶体拉到较低的振荡频率上，串联电容用来把它拉高。总之，最好的测试方法是用频谱分析仪监视IF频率(在滤波器之后)。IF相对10.7MHz偏移的量将决定要增加多少电容，注意增加的电容将影响“冷”启动时间和关闭状态下的电流。请参考应用笔记："如何为MAX1470超外差接收机选择石英晶体振荡器。"

ESR最大不超过70的要求对MAX1470晶体有多重要？我试图在短时间内得到一些样品而我找到的信号源给出的ESR不小于150。这样能工作吗？

设计控制环路就是用来容忍如此高的ESR。高ESR会(稍微地)增加电流消耗和“冷”启动时间(MAX1470不存在这个问题，因为它的振荡器电路即使在关闭模式下也是一直工作的)。根据上述内容，从长远来看较低的ESR更合适。

我有一个基于TDA的设计，我想把它换成MAX1470。可以提供些帮助吗？

请参考应用笔记："如何将现的TDA5200或者TDA5201设计修改为MAX1470超外差接收机。"

数据中给出的MAX1470开启时间为250µsec。这些时间里都包括什么？

250µsec的开启时间是从PWRDN信号正边沿到有效数据之间的时间，电源周期约为100msec。这一时间不受最小灵敏度的影响而且包括了PLL的锁定时间。PLL的锁定时间实际上超过了100µsec的范围。应该注意到从“冷”状态进入工作状态的启动时间可能达到10ms。这是由晶体的启动时间和它可能具有牵引电容造成的。这也是在PWRDN状态下仍然使晶体保持工作状态的主要原因。

这段时间确实不包括基带电路对数据进行限幅的时间。基带电路所需的时间依赖于时间常数和电源的周期频率。当MAX1470在PWRDN模式下时，数据限幅器输入与R1和C4断开以防止电容放电。如果多次启动之间的时间间隔较长，电容将会放电从而增加启动时间。

PWRDN引脚(引脚27)具有内部的上拉或者下拉电路吗？

就关闭引脚来说，没有内部上拉或下拉电路。因此，建议在外部使用这种电路以便在高阻抗的情况下进行控制。记住要用取值较大的元件，这样可以减小电流。

在典型的应用电路中，谐振回路在315MHz频率时元件取值为27nH和4.7pF。简单的计算就可以发现对于在315MHz发生谐振来说这些元件的取值应该再高一些。这是怎么回事？

非常正确。我们的计算中考虑到了5nH的寄生电感和4.0pF的寄生电容。这些数值是从Maxim评估板上得到的，它们肯定是与电路板布局有关的。

在不同的频率下LNA的输入阻抗是多少？数据资料中列出在315MHz下为50-j200。

LNA输入可以以一个2.5pF电容与50电阻串联的模型表示。因此，433MHz下s11的值为50-j145。

不使用晶体，用我自己的信号发生器产生的OSC从哪个引脚输入？

引脚28 (XTAL2)。需要使用1nF的阻塞电容。还要用另一个1nF电容在引脚1 (XTAL1)和GND之间产生AC短路。

给出的MAX1470关闭状态电源电流为1.25µA。这里面都包括些什么？

1.25µA的电流包括晶体电流，但是不包括任何附加牵引电容的电流。晶体牵引将增加电源电流。见图1。

图1.

MAX1470数据滤波器和数据限幅器电路对于具有变化DC偏置的PWM类型信号是否能很好的工作，它是否更适合于没有DC偏置的曼彻斯特编码？

根据这种电路典型的结构，它更适合于无DC偏置的信号。这并不是说这款IC不能用于具有变化DC偏置的信号，此时可能需要重新设置限幅门限。

我遇到的一个问题是，在没有rx信号时，数据限幅器将噪声与噪声进行比较并且产生假的输出。有没有办法抑制这一噪声?

不幸的是，这是一种正常的现象。你可以通过在引脚20增加一个上拉电阻给限幅器加上一个偏置。但这将降低灵敏度。另一种解决办法是在发射机端给信号加上前同步，这样接收机就能区分出信号和噪声。你的微处理器可以周期地对接收机输出进行采样以检查是否为有效信号。