MAX9205, MAX9207 10位、总线式LVDS串行

最新更新时间:2012-02-17来源: 互联网关键字:MAX9205  MAX9207  LVDS串行 手机看文章 扫描二维码
随时随地手机看文章

MAX9205/MAX9207串行器将10位宽度并行LVCMOS/LVTTL数据转换为串行高速总线LVDS数据流。串行器与解串器配对使用,如MAX9206*/MAX9208*解串器,完成将串行输出再转换为10位宽度的并行数据。

  MAX9205/MAX9207在PCB线或双绞线上,传输串行数据的速度分别高达400Mbps和660Mbps。因为时钟是从串行数据流中提取,所以消除了在并行总线上出现的时钟至数据和数据至数据扭曲。

  该串行器不需要外接元件,也仅需少量的控制信号。由TCLK_R/F选择输入数据选通边沿,当器件停止工作时,/PWRDN可用于省电控制。一旦上电,将激活同步模式,它还受控于两个同步输入端:SYNC1和SYNC2。

  MAX9205可以锁定16MHz至40MHz系统时钟,而MAX9207可以锁定40MHz至66MHz的系统时钟。在器件完全锁定本地系统时钟之前,以及器件处于电源关断模式下,串行器输出保持高阻态。

  两种器件均工作于+3.3V单电源,指定工作温度范围-40°C至+85°C,提供28引脚SSOP封装。

  关键特性

  单片串行器(对比SerDes),尤其适合于单向数据链路

  用于解串器的同步成帧位允许板卡热插入,无须中止系统运行

  额定速率的LVDS串行输出,适合于点对点和总线应用

  宽参考时钟输入范围

  16MHz至40MHz (MAX9205)

  40MHz至66MHz (MAX9207)

  140ps (峰峰值)的低系统抖动(MAX9207)

  34mA的低电源电流(MAX9205)

  10位并行LVCMOS/LVTTL接口

  高达660Mbps的有效数据速率(MAX9207)

  可编程的输入锁存边沿

  与DS92LV1021和DS92LV1023引脚兼容的升级器件

MAX9205, MAX9207 10位、总线式LVDS串行器

关键字:MAX9205  MAX9207  LVDS串行 编辑:神话 引用地址:MAX9205, MAX9207 10位、总线式LVDS串行

上一篇:数字电路中△I噪声的危害
下一篇:MAX9206, MAX9208 10位总线BLVDS解串器

推荐阅读最新更新时间:2023-10-12 20:35

串行LVDS接口ADC改善电路板的布线设计
当共模信号较难处理或对系统有负面影响的时候,需要进行信号调理。部分系统的设计会将模拟变换器输出的单端信号转为全差分信号,然后将这些信号传送到差分输入ADC。这种设计的优点是,大部分混入差分线路的噪声会同时出现在两条线路上 (假设差分线路都是按差分方式平衡布局)。 输入信号转为数字信号之后,便必须传送到DSP或ASIC/FPGA,以便进行处理。全差分输出信号电路通过两条对称的线路输出及吸收电流。低电压差分信号 (LVDS) 便是这种信号。ADC12QS065 芯片就采用了 LVDS 技术,可解决系统这方面的问题 (见图 1)。 图1  ADC12QS065芯片的简化框图 图2 CMOS 与 LVDS 两种电路板布局的比较
[嵌入式]
德州仪器推出超小型封装的LVDS串行/解串器
德州仪器(TI)宣布推出采用5×5毫米QFN封装的低电压差分信号(LVDS)串行与解串器SerDes)。TI芯片的尺寸小于同类竞争解决方案的1/3,能够显著缩小各种应用的板级空间,如无线基站、数据通信背板、工业与视频系统以及车载信息娱乐与视频系统等应用。 SN65LV1023A串行器与SN65LV1224B解串器采用10位SerDes芯片组,可通过LVDS差分背板以相当于并行字的时钟速率(10MHz~66MHz)收发串行数据。这一速率范围对应的吞吐量范围为100Mbps至660Mbps。 关键特性: 以10 MHz~66MHz的系统时钟速率实现100Mbps~660Mbps的串行LVDS数据有效负载带
[新品]
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved