基于PCI总线的大容量雷达数据采集系统的设计

1　引　言
　　数据采集技术是信号处理一个非常重要的环节，广泛应用于雷达、通信、遥测遥感等领域。在研制基于新型连续波噪声雷达体制的新型连续波雷达时，为了研究更加有效灵活的雷达信号处理算法，利用计算机这个通用的计算和控制平台，先将雷达信号采集到计算机上，然后在计算机上进行雷达信号处理算法的研究。课题要求对雷达I和Q两个通道的信号进行采集，采样精度为12位，最高的采样频率为20兆。传统的基于ISA、EISA和VL总线的数据采集，受到总线带宽、控制方式和实现难易程度的制约，不能满足课题要求。而PCI总线以其峰值传输速率高达每秒132兆字节、支持突发传输等突出的性能，成为我们雷达数据采集首选的计算机IO接口。本文介绍了采用PLX9054作为PCI总线接口芯片的大容量雷达数据采集系统的开发，系统包括数据采集卡和配套软件。
2　数据采集卡系统结构的介绍
　　数据采集卡的系统结构如图1所示。雷达输出的I和Q两通道视频信号通过数据采集卡的信号调理模块，经隔离限幅放大后，送到模数转换模块，在这里，两路模拟信号分别被转换成12位的数字信号。两路12位的数字信号经锁存后，被送到FIFO模块缓存起来，这些缓存的数据将通过PCI总线接口模块以DMA方式存入计算机内存。当数据采集完成后，这些内存中的数据将存入硬盘，生成雷达数据文件。每个通道的雷达信号只用了16位中的12位，还有4位未用，我们利用这4位来传输雷达随机二相码码字等一些数字状态信息，这些信息将从锁存模块输入，随雷达信号同步采集到计算机中。
　　数据采集卡的控制是由控制模块来完成的。内部时钟模块提供内触发信号，它和外触发信号一起接到控制模块，由控制模块根据用户要求来选择使用不同的触发信号。EEPROM内存储有PCI总线接口芯片PLX9054的配置信息。

5　利用双缓冲技术实现大容量数据采集
　　在DOS操作系统下，如果不用扩展内存管理软件，可以分配的系统内存要小于640KB。在Windows操作系统下，可以分配的系统内存虽然要比在DOS操作系统下分配的大，但要分配几十兆甚至几百兆的连续的内存空间是很困难的，所以采用双缓冲技术来实现大容量雷达数据的采集。
　　在计算机中申请一段连续的内存作为DMA操作的数据缓冲区，其在逻辑上是一个环行缓冲区，它被分成相等的两个部分。另外，根据要采集数据的多少，申请若干个采集缓冲区，其容量为环行缓冲区容量的一半，所申请采集缓冲区的总容量要大于或等于要采集数据的容量。当数据采集启动后，数据先写入环行缓冲区的第一部分（如图3a所示）。当数据写满环行缓冲区的第一部分后开始写环行缓冲区的第二部分时，我们将环行缓冲区的第一部分中的数据移到第一个采集缓冲区，这样就可以腾空环行缓冲区第一部分的空间给以后的DMA数据传输（如图3b所示）。当环行缓冲区的第二部分写满，采集数据将重新往腾空的环行缓冲区第一部分写，这时我们可以将环行缓冲区的第二部分的数据移到第二个采集缓冲区（如图3c所示），这样就可以腾空环行缓冲区第二个部分的空间给以后的DMA数据传输。当环行缓冲区的第一部分写满后，采集数据将重新往腾空的环行缓冲区第一部分写，同时将写满的环行缓冲区的第一部分中的数据移到第三个采集缓冲区（如图3d所示）。以后的采集过程重复前面的工作，如此循环直到数据采集传输结束。当数据采集完成后，将内存中所有采集缓冲区的数据按照采集顺序存入硬盘。
6　结束语
　　本设计利用了PCI总线突出的数据传输性能，加上采用双缓冲技术，有效地解决了高速大容量数据采集的问题，成功地实现了一百多兆字节雷达数据连续高速采集。PCI总线控制芯片的出现则大大缩短了PCI总线硬件设备的开发周期，同时也使得硬件设备的可靠性和稳定性都有了较大的提高。