集成运放构成的线性恒流源电路

　　 设计背景 　　集成运算放大器（以下简称集成运放）以小尺寸、轻重量、低功耗、高可靠性等优点广泛应用于众多军用和民用电子系统，是构成智能武器装备电子系统的关键器件之一。近年来，随着微电子技术的飞速发展，集成运放无论在技术性能上还是在可靠性上都日趋完善，并在我国军用系统中被大量使用，其质量的好坏，关系到具体工程乃至国家的安危。 　　随着集成运算放大器参数测试仪（以下简称运放测试仪）在国防军工和民用领域的广泛应用，其质量问题显得尤为重要。传统的运放测试仪校准方案已不能满足国防军工的要求，运放测试仪的校准问题面临严峻的挑战。因此，如何规范和提高运放测试仪的测试精度，保证军用运放器件的准确性是目前应该解决的关键问题。

　　 0 引言 　　集成运算放大器 (简称集成运放或运放)在电子电路中应用非常广泛。运放的多数典型应用电路在各类电子技术教科书中都有详细和深入的分析，而用集成运放构成交流信号放大电路很多教科书却没有介绍，有些教科书虽有介绍，但是介绍简单，分析不全面。用集成运放构成的交流放大电路具有线路简单、免调试、故障率低等优点，如今许多电子产品中的交流放大电路普遍采用运放构成，全面分析集成运放构成的各种交流放大电路的组成和参数计算，有助于对该类电路的检修，以及合理设计和使用集成运放构成的交流放大电路。 　　 1 运放交流放大电路的分析 　　1．1 使用双电源的运放交流放大电路 　　为了使运放在零输入时零输出，运放的内部电

集成运放参数测试仪设计方案（2005年电子大赛一等奖） 概述：本系统参照片上系统的设计架构、采用FPGA与SPCE061A相结合的方法，以SPCE061A单片机为进程控制和任务调度核心；FPGA做为外围扩展，内部自建系统总线，地址译码采用全译码方式。FPGA内部建有DDS控制器，单片机通过系统总线向规定的存储单元中送入正弦表；然后DDS控制器以设定的频率，自动循环扫描，生成高精度，高稳定的5Hz基准测量信号。扫频信号通过对30MHz的FPGA系统时钟进行分频和外部锁相环（FPGA采用FLEX10K10无内部锁相环）倍频，产生高频率稳定度、幅值稳定度的扫频信号。 放大器参数测量参照GB3442-82标准，低频信号幅度的测量采

　　设计背景 　　集成 运算放大器 （以下简称 集成运放 ）以小尺寸、轻重量、低功耗、高可靠性等优点广泛应用于众多军用和民用电子系统，是构成智能武器装备电子系统的关键器件之一。近年来，随着微电子技术的飞速发展，集成 运放 无论在技术性能上还是在可靠性上都日趋完善，并在我国军用系统中被大量使用，其质量的好坏，关系到具体工程乃至国家的安危。 　　随着集成运算 放大器 参数测试仪 （以下简称运放测试仪）在国防军工和民用领域的广泛应用，其质量问题显得尤为重要。传统的运放测试仪校准方案已不能满足国防军工的要求，运放测试仪的校准问题面临严峻的挑战。因此，如何规范和提高运放测试仪的测试精度，保证军用运放器件的准确性是目前

在集成运放的应用中，经过相位补偿的集成运放在大多数应用场合是能满足要求的。但在应用时，有时还会出现自激，这一般是由于下述原因所致。 　　1.没有按集成运放使用说明中推荐的相位校正电路和参数值进行校正 　　说明书中推荐的补偿方法和参数是通过产品设计和大量实验得出的，对大多数应用是有效的，它考虑了温度、电源电压变化等因素引起的频响特性的变化，并保证具有一定的稳定裕度。 　　2.电源退耦不好 　　当电源退耦不好时，各放大级的信号电流内阻上的电压降将产生互耦作用，若耦合信号与某级输入信号是同相位时，电路将产生寄生振荡。为此必须重视电源退耦。退耦时除在电源端加接大电容外，还应并接瓷片小电容，因为大电容如电解电容