可以输1MHZ/2MHZ时钟信号的电路图

最新更新时间:2014-04-02来源: 互联网关键字:可以输  时钟信号 手机看文章 扫描二维码
随时随地手机看文章

可以输1MHZ/2MHZ时钟信号的电路图

如图所示可以输出1MHZ 2MHZ两种信号供A/D转换器定时器/计数器串行接口使用。

关键字:可以输  时钟信号 编辑:神话 引用地址:可以输1MHZ/2MHZ时钟信号的电路图

上一篇:逻辑电平开关电路
下一篇:频率发生模块电路图

推荐阅读最新更新时间:2023-10-12 21:00

改善高速ADC时钟信号的方法
您在测试 ADC 的SNR时,您可能会连接一个低抖动时钟器件到转换器的时钟输入引脚,并施加一个适度低噪的输入信号。如果您并未从您的转换器获得SNR产品说明书标称性能,则说明存在一些噪声误差源。如果您确信您拥有低噪声输入信号和一种较好的布局,则您的输入信号频率以及来自您时钟器件抖动的组合可能就是问题所在。您会发现“低抖动”时钟器件适合于大多数ADC应用。但是,如果ADC的输入频率信号和转换器的SNR较高,则您可能就需要改善您的时钟电路。   低抖动时钟器件充其量有宣称的1微微秒抖动规范,或者您也可以从一个FPGA生成同样较差的时钟信号。这会使得高速ADC产生SNR误差问题包括ADC量化噪声、差分非线性(DNL)效应、有效转换器内部
[模拟电子]
改善高速ADC<font color='red'>时钟信号</font>的方法
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved