Cadence推出Conformal Litmus解决方案——实现全芯片约束和CDC签核的最快路径
全新Conformal Litmus为客户提供以下功能
业界首个签核静态定时器集成方案：
基于该集成，Conformal Litmus可以使用与TempusÔ 时序签核解决方案相同的解释器，对设计和约束进行精确建模，为客户提供100% 的寄存器传输级（RTL）签核精度。
CDC结构签核：
用于验证设计中从RTL早期到设计实现流程中的CDC结构正确性。智能分析和报告功能提供快速签核能力，帮助客户节省数周到数月的设计时间。
约束签核：
用于检查模块级别的约束正确性和完整性，以及允许用户在做SoC集成时执行子模块和顶层模块约束的一致性检查。Conformal Litmus智能分析可生成准确、清晰的报告，缩短调试时间，帮助用户快速获得具有签核-质量的约束。
多CPU并行：
可利用多核执行并行验证，将SoC设计周转时间加快10倍。
随着设计复杂性增加，加速SoC交付以满足紧凑项目工期的同时降低开发成本仍然是愈加困难的挑战，”Cadence公司高级副总裁兼数字与签核事业部总经理Chin-Chi Teng博士表示。“全新Cadence Conformal Litmus解决方案的创新功能可以帮助客户实现约束和CDC签核，按时实现可靠、高质量的设计流片。
Conformal Litmus解决方案是Cadence数字与签核全流程产品的组成部分，提供预测性更高且更快速的设计收敛路径。它同时支持Cadence 智能系统设计（Intelligent System Design™）战略，助力实现卓越的IP和SoC设计。
成功案例
- Hideyuki Okabe，Renesas Electronics公司数字设计技术部总监
“Cadence Conformal Litmus 解决方案支持多CPU并行处理，我们可以在10小时内完成 5000万实例级大型设计的完整运行。该解决方案为我们提供了所需的精度、速度和快速调试功能，帮助设计和实现团队以最少的约束质量迭代完成流片。”
- Vikram Kuralla， Invecas公司工程总监
“我们的目标是为客户提供经过硅验证的IP和稳定的设计方法，帮助ASIC设计师应对设计复杂性增加、成本更高和开发周期更短的挑战，助力实现硅片设计的一次性成功。我们开发的IP和ASIC具有极其复杂的CDC结构，包括握手同步器、总线同步器和FIFO。CDC签核通常都很麻烦，因为负责CDC验证的工程师对设计意图知之甚少；而Cadence Conformal Litmus可以通过综合分析，将其以非常直观的方式进行呈现，提供在RTL级理解CDC意图及时序约束检查所需的强大能力，帮助我们实现快速签核，显著缩短设计时间。”
- Susumu Abe， NSITEXE公司处理器开发事业部半导体IP 和研发部总经理
“我们为汽车、工业和其他应用开发、创建及授权高效、高质量的半导体IP。为了确保我们的IP得到充分验证并能提前交付，CDC签核是关键。对Cadence Conformal Litmus进行评估后，我们对其CDC能力印象深刻，尤其是它的智能分析和报告。Cadence Conformal Litmus可以帮助我们快速识别设计中缺失的、无效的和不正确的CDC同步方案，并凭借敏锐的诊断能力大幅加速CDC签核流程。”
关于Cadence
Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“智能系统设计” （Intelligent System Design）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算数据中心、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。了解更多，请访问公司网站 www.cadence.com。
© 2019 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。
京公网安备 11010802033920号