FPGA芯片行业科普

中国FPGA芯片行业综述

FPGA芯片定义及物理结构

FPGA芯片作为专用集成电路（ASIC）领域中半定制电路面市，克服定制电路灵活度不足的问题以及传统可编程器件门阵列数有限的缺陷。

FPGA（Field Programmable Gate Array）芯片基于可编程器件（PAL、GAL）发展而来，是半定制化、可编程的集成电路。

发明者：赛灵思联合创始人Ross Freeman于1984年发明FPGA集成电路结构。全球第一款商用FPGA芯片为赛灵思XC4000系列FPGA产品。

FPGA芯片按固定模式处理信号，可执行新型任务（计算任务、通信任务等）。FPGA芯片相对专用集成电路（如ASIC芯片）更具灵活性，相对传统可编程器件可添加更大规模电路数量以实现多元功能。

物理结构：FPGA芯片主要由三部分组成，分别为IOE（input output element，输入输出单元）、LAB（logic array block，逻辑阵列块，赛灵思定义为可配置逻辑块CLB）以及Interconnect（内部连接线）。

FPGA芯片特点及分类

FPGA芯片在实时性（数据信号处理速度快）、灵活性等方面具备显著优势，在深度学习领域占据不可替代地位，同时具有开发难度高的特点。

FPGA芯片具备以下特点：

设计灵活：属于硬件可重构的芯片结构，内部设置数量丰富的输入输出单元引脚及触发器。

兼容性强：FPGA芯片可与CMOS、TTL等大规模集成电路兼容，协同完成计算任务。

并行计算：FPGA内部结构可按数据包步骤多少搭建相应数量流水线，不同流水线处理不同数据包，实现流水线并行、数据并行功能。

适用性强：是专用电路中开发周期最短、应用风险最低的器件之一（部分客户无需投资研发即可获得适用FPGA芯片）。

地位提升：早期在部分应用场景是ASIC芯片的批量替代品；近期随微软等头部互联网企业数据中心规模扩大，FPGA芯片应用范围扩大。

FPGA厂商主要提供基于两种技术类型的FPGA芯片：Flash技术类、SRAM技术类（Static Random-access Memory，静态随机存取存储器）。

两类技术均可实现系统层面编程功能，具备较高计算性能，系统门阵列密度均可超过1兆。

核心区别：

1、基于Flash的可编程器件具备非易失性特征，即电流关闭后，所存储数据不消失。

2、基于SRAM技术的FPGA芯片不具备非易失性特征，是应用范围最广泛的架构。

FPGA芯片与其他主流芯片对比

CPU为通用型器件，FPGA架构相对CPU架构偏重计算效率，依托FPGA并行计算处理视觉算法可大幅提升计算速率，降低时延。

FPGA芯片与其他主流芯片对比

CPU处理计算指令流程：

CPU通过专用译码器接收任务指令，接收过程分为两步：指令获取（CPU从专门存放指令的存储器中提取执行指令）以及指令翻译（根据特定规则将指令翻译为数据并传输至计算单元）。其中计算单元为晶体管（CPU基本元件），“开”、“关”分别对应“1”、“0”机器码数字。

CPU处理计算指令特点：

•CPU物理结构包括Control（指令获取、指令翻译）、Cache（临时指令存储器）、计算单元ALU（约占CPU空间20%）。

•CPU为通用型计算任务处理核心，可处理来自多个设备的计算请求，可随时终止当前运算，转向其他运算。

•逻辑控制单元及指令翻译结构较为复杂，可从中断点继续计算任务，为实现高度通用性而牺牲计算效率。

CPU视觉算法与FPGA视觉算法比较：

•CPU架构：CPU用于处理视觉算法需按指定顺序执行指令，第一指令在图像整体运行完成后，第二指令开始运行。在4步操作指令环境下，设定单个操作指令运行需10毫秒，完成总算法耗时约40毫秒。

•FPGA架构：FPGA用于处理视觉算法采取规模化并行运算模式，可于图像不同像素内同时运行4步操作指令。设定单个操作操作指令运行需10毫秒，FPGA完成图像整体视觉算法处理时间仅为10毫秒，FPGA图像处理速度显著快于CPU。

•“FPGA+CPU”架构：此架构下，图像在CPU与FPGA之间传输，包含传输时间在内的算法整体处理时间仍低于纯CPU架构。

•算法案例：以卷积滤镜图像锐化计算任务为例，系统需通过阈值运行图像生产二进制图像。CPU架构下，系统需在阈值步骤前完成图像整体卷积步骤，FPGA则支持相同算法同时运行，相对CPU架构，卷积计算速度提升约20倍。

GPU作为图形处理器件，计算峰值较高，远期在机器学习领域（多指令平行处理单一数据），FPGA相对GPU在灵活性、功耗方面更胜一筹。

FPGA芯片相较于GPU芯片

GPU物理结构：

GPU为图形处理器，针对各类计算机图形绘制行为进行运算（如顶点设置、光影操作、像素操作等），标准GPU包括2D引擎、3D引擎、视频处理引擎、显存管理单元等。其中，3D引擎包含T&L单元、PiexlShader等。

GPU处理计算指令流程：

•顶点处理：GPU读取3D图形顶点数据，根据外观数据确定3D图形形状、位置关系，建立3D图形骨架。

•光栅化计算：显示器图像由像素组成，系统需将图形点、线通过算法转换至像素点。矢量图形转换为像素点为光栅化计算过程。

•纹理贴图：通过纹理映射对多变形表面进行帖图处理，进而生成真实图形。

•像素处理：GPU对光栅化完成的像素进行计算、处理，确定像素最终属性，多通过Pixel Shader（像素着色器）完成。

GPU与FPGA特点对比：

•峰值性：GPU计算峰值（10Tflops）显著高于FPGA计算峰值（小于1TFlops）。GPU架构依托深度流水线等技术可基于标准单元库实现手工电路定制。相对而言，FPGA设计资源受限，型号选择决定逻辑资源上限（浮点运算资源占用较高），FPGA逻辑单元基于SRAM查找表，布线资源受限。

•内存接口：GPU内存接口（双倍数据传输率存储器等）带宽优于FPGA使用的DDR（双倍速率同步动态随机存储器）接口，满足机器学习频繁访问内存需求。

•灵活性：FPGA可根据特定应用编程硬件，GPU设计完成后无法改动硬件资源，远期机器学习使用多条指令平行处理单一数据，FPGA硬件资源灵活性更能满足需求。

•功耗:GPU平均功耗（200W）远高于FPGA平均功耗（10W），可有效解决散热问题。

ASIC芯片专用度高，开发流程非重复成本（流片）极高，5G商用普及初期，FPGA可依托灵活性抢占市场，但规模化量产场景下，ASIC芯片更具竞争优势.

FPGA芯片相较于ASIC芯片

ASIC与FPGA开发流程区别：

•ASIC需从标准单元进行设计，功能需求及性能需求发生变化时，ASIC芯片设计需经历重新投片，设计流程时间成本、经济成本较高。

•FPGA包括预制门和触发器，具备可编程互连特性，可实现芯片功能重新配置。相对而言，ASIC芯片较少具备重配置功能。

ASIC与FPGA经济成本、时间成本区别：

•ASIC设计过程涉及固定成本，设计过程造成材料浪费较少，相对FPGA重复成本较低，非重复成本较高（平均超百万美元）。

•FPGA重复成本高于同类ASIC芯片，规模化量产场景下，ASIC芯片单位IC成本随产量增加持续走低，总成本显著低于FPGA芯片。

•FPGA无需等待芯片流片周期，编程后可直接使用，相对ASIC有助于企业节省产品上市时间。

•技术未成熟阶段，FPGA架构支持灵活改变芯片功能，有助于降低器件产品成本及风险，更适用于5G商用初期的市场环境。

中国FPGA芯片行业产业链分析

FPGA芯片构成人工智能芯片重要细分市场，产业链细长，FPGA厂商作为中游企业对上游软、硬件供应商及下游客户企业议价能力均较强。

中国FPGA芯片行业产业链由上游底层算法设计企业、EDA工具供应商、晶圆代工厂、专用材料及设备供应商，中游各类FPGA芯片制造商、封测厂商及下游包括视觉工业厂商、汽车厂商、通信服务供应商、云端数据中心等在内的应用场景客户企业构成。

中国FPGA芯片行业产业链上游分析

FPGA芯片作为可编程器件，流片需求较少，对上游代工厂依赖度较低，需专业设计软件、算法架构支持。

底层算法架构设计企业

FPGA芯片设计对底层算法架构依赖度较低，上游算法供应商对中游FPGA芯片研发制造企业议价能力有限。境外算法架构设计企业包括高通、ARM、谷歌、微软、IBM等。

专用软件供应商

FPGA芯片企业需通过EDA等开发辅助软件（quartus、vivado等）完成设计。可提供EDA软件的国际一流企业（如Synopsys）向芯片研发企业收取高昂模块使用费。中国市场可提供EDA产品的企业较少，以芯禾电子、华大九天、博达微科技等为代表，中国EDA企业研发起步较晚，软件产品稳定性、成熟度有待提高。中国FPGA芯片研发企业采购境外EDA软件产品成本高昂，远期有待境内EDA企业消除与境外同类企业差距，为中游芯片企业提供价格友好型EDA产品。

晶圆代工厂

当前中国主流晶圆厂约30家，在规格上分别涵盖8英寸晶圆、12英寸晶圆。其中，8英寸晶圆厂相对12英寸晶圆厂数量较多。中国本土12英寸晶圆厂以武汉新芯、中芯国际、紫光等为例，平均月产能约65千片。在中国设立晶圆厂的境外厂商包括Intel、海力士等。中国晶圆厂发展速度较快，如武汉新芯12寸晶圆以平均月产能200千片超过海力士平均月产能160千片。

FPGA芯片产品可快速切入应用市场，具备不可替代性， 现阶段应用场景较为分散。随技术成熟度提升，终端厂商或考虑采用ASIC芯片置换FPGA芯片以降低成本（ASIC量产成本低于FPGA）。

FPGA芯片利润空间巨大：

相对CPU、GPU、ASIC等产品，FPGA芯片利润率较高。中低密度百万门级、千万门级FPGA芯片研发企业利润率接近50%（可参考iPhone毛利率接近50%的水平）。高密度亿门级FPGA芯片研发企业利润率近70%（可以赛灵思、Intel收购的阿尔特拉为例）。

中国中游企业面临市场潜力释放节点

相较赛灵思、Intel等巨头，中国FPGA在研发方面起步 晚，但研发进度逐渐赶上（与全球头部厂商相差3代缩短至约2代）。

2017年起，中国FPGA迈入发展关键阶段（从反向设计 向正向设计全面过度）。本报告期内中美贸易摩擦加剧背景下，完成初期积累的中国FPGA行业中游企业面临较好发展机遇。相对全球集成电路领域超4,600亿美元市场规模，FPGA市场规模较小，存在增量释放空间。

产业格局或发生变化

随FPGA行业中游企业集中度提高，行业格局或发生裂 变。中国企业可通过市场策略调整，从硬件研发业务转向软件设计，从器件研发转向平台建设。

中国FPGA芯片行业产业链下游分析

中国FPGA芯片行业下游应用市场覆盖范围广泛，以电子通信、消费电子占据头部，工业控制、机器人控制、视频控制、自动驾驶和服务器等多领域具备巨大发展潜力。

FPGA厂商偏重通信市场及消费电子场景

中国FPGA应用市场以消费电子、通信为主。本土芯片在产品硬件性能等方面落后于境外高端产品，在高端民用市场尚不具备竞争力，但短期在LED显示、工业视觉等领域出货量较高。随中国企业技术突破及5G技术成熟，中国FPGA厂商在通信领域或取得市场份额高增长。

汽车、数据中心应用紧随其后

2025年后，边缘计算技术及云计算技术在智慧交通网络、 超算中心全面铺开，自动驾驶、数据中心领域FPGA应用市场成长速度将超过通信、消费电子市场。

FPGA芯片下游应用市场规模增长情况：

2018年，通信、消费电子、汽车三大场景构成全球FPGA芯片总需求规模约80%以上，且市场规模持续扩大。FPGA器件作为5G基站、汽车终端设备、边缘计算设备核心器件，加速效果显著，面临下游市场确定性增量需求。随中游本土企业实力提升，远期国产FPGA芯片产品或以低价优势切入下游市场，降低下游企业采购高端可编程器 件成本。

中国FPGA芯片行业市场规模

应用场景对FPGA芯片存量需求持续提升，5G、人工智能技术发展推动中国FPGA市场扩张，刺激增量需求释放。

FPGA芯片行业市场规模

随下游应用市场拓展，中国FPGA行业市场规模持续提升。2018年，中国范围FPGA市场规模接近140亿元。

5G新空口通信技术及机器学习技术发展将进一步刺激中国FPGA市场扩容。预计2023年，中国FPGA芯片市场规模将接近460亿元。

全球FPGA市场规模潜力将释放，主要得益于以下因素：

下游应用场景趋于广泛：FPGA芯片相对ASIC更具灵活性，可节省流片时间成本，上市时间短，应用场景从通信收发器、消费电子等拓展至汽车电子、数据中心、高性能计算、工业视觉、医疗检测等，短期内中国FPGA应用场景保持分散格局，存量市场、增量市场均存在扩容空间。

部分应用场景不可替代性：FPGA芯片在技术不稳定、灵活度需求高、需求量小的场景具备ASIC、CPU、GPU不可替代的低研发成本、制造成本优势（器件可根据具体需求完成现场编程需求）。

全球市场份额分析：

亚太市场需求显著

亚太地区市场是FPGA的主要应用市场，占全球市场份额超40%。截至2018年底，中国FPGA市场规模接近140亿元，且随5G通信基础设施铺开而面临较大增量需求空间。

北美龙头企业把持头部市场

北美地区赛灵思、Intel（收购阿尔特拉）保持FPGA市场双寡头垄断格局。中国FPGA市场中，赛灵思份额超过50%，Intel份额接近30%。

FPGA芯片技术分析

计算任务：FPGA可用于处理多元计算密集型任务，依托流水线并行结构体系，FPGA相对GPU、CPU在计算结果返回时延方面具备技术优势。

计算密集型任务：矩阵运算、机器视觉、图像处理、搜索引擎排序、非对称加密等类型的运算属于计算密集型任务。该类运算任务可由CPU卸载至FPGA执行。

FPGA执行计算密集型任务性能表现：

•计算性能相对CPU：如Stratix系列FPGA进行整数乘法运算，其性能与20核CPU相当，进行浮点乘法运算，其性能与8核CPU相当。

•计算性能相对GPU：FPGA进行整数乘法、浮点乘法运算，性能相对GPU存在数量级差距，可通过配置乘法器、浮点运算部件接近GPU计算性能。

FPGA执行计算密集型任务核心优势：

搜索引擎排序、图像处理等任务对结果返回时限要求较为严格，需降低计算步骤时延。传统GPU加速方案下数据包规模较大，时延可达毫秒级别。FPGA加速方案下，PCIe时延可降至微秒级别。远期技术推动下，CPU与FPGA数据传输时延可降至100纳秒以下。

FPGA体系结构优势：FPGA可针对数据包步骤数量搭建同等数量流水线（流水线并行结构），数据包经多个流水线处理后可即时输出。GPU数据并行模式依托不同数据单元处理不同数据包，数据单元需一致输入、输出。针对流式计算任务，FPGA流水线并行结构在延迟方面具备天然优势。

通信任务：FPGA用于处理通信密集型任务不受网卡限制，在数据包吞吐量、时延方面表现优于CPU方案，时延稳定性较强。

通信密集型任务：对称加密、防火墙、网络虚拟化等运算属于通信密集型计算任务，通信密集数据处理相对计算密集数据处理复杂度较低，易受通信硬件设备限制。

FPGA执行通信密集型任务优势：

1、吞吐量优势：

CPU方案处理通信密集任务需通过网卡接收数据，易受网卡性能限制（线速处理64字节数据包网卡有限，CPU及主板PCIe网卡插槽数量有限）。

GPU方案（高计算性能）处理通信密集任务数据包缺乏网口，需依靠网卡收集数据包，数据吞吐量受CPU及网卡限制，时延较长。

FPGA可接入40Gbps、100Gbps网线，并以线速处理各类数据包，可降低网卡、交换机配置成本。

2、时延优势：

CPU方案通过网卡收集数据包，并将计算结果发送至网卡。受网卡性能限制，DPDK数据包处理框架下，CPU处理通信密集任务时延近5微秒，且CPU时延稳定性较弱，高负载情况下时延或超过几十微秒，造成任务调度不确定性。

FPGA无需指令，可保证稳定、极低时延，FPGA协同CPU异构模式可拓展FPGA方案在复杂端设备的应用。

部署方式：FPGA部署包括集群式、分布式等，逐渐从中心化过渡至分布式，不同部署方式下，服务器沟通效率、故障传导效应表现各异。

FPGA嵌入功耗负担：FPGA嵌入对服务器整体功耗影响较小，以Catapult联手微软开展的FPGA加速机器翻译项目为例，加速模块整体总计算能力达到103Tops/W，与10万块GPU计算能力相当。相对而言，嵌入单块FPGA导致服务器整体功耗增加约30W。

FPGA部署方式特点及限制：

1、集群部署特点及限制：FPGA芯片构成专用集群，形成FPGA加速卡构成的超级计算器（如Virtex系列早期实验板于同一硅片部署6块FPGA，单位服务器搭载4块实验板）。

•专用集群模式无法在不同机器FPGA之间实现通信；

•数据中心其他机器需集中发送任务至FPGA集群，易造成网络延迟；

•单点故障导致数据中心整体加速能力受限

2、网线连接分布部署：为保证数据中心服务器同构性（ASIC解决方案亦无法满足），该部署方案于不同服务器嵌入FPGA，并通过专用网络连接，可解决单点故障传导、网络延迟等问题。

•类同于集群部署模式，该模式不支持不同机器FPGA间通信；

•搭载FPGA芯片的服务器具备高度定制化特点，运维成本较高。

3、共享服务器网络部署：该部署模式下，FPGA置于网卡、交换机间，可大幅提高加速网络功能并实现存储虚拟化。

·FPGA针对每台虚拟机设置虚拟网卡，虚拟交换机数据平面功能移动至FPGA内，无需CPU或物理网卡参与网络数据包收发过程。

·该方案显著提升虚拟机网络性能（25Gbps），同时可降低数据传输网络延迟（10倍）。

共享部署：分享服务器网络部署模式下，FPGA加速器有助于降低数据传输时延，维护数据中心时延稳定，显著提升虚拟机网络性能。

分享服务器网络部署模式下FPGA加速Bing搜索排序：Bing搜索排序于该模式下采用10Gbps专用网线通信，每组网络由8个FPGA组成。其中，部分负责提取信号特征，部分负责计算特征表达式，部分负责计算文档得分，最终形成机器人即服务（RaaS）平台。FPGA加速方案下，Bing搜索时延大幅降低，延迟稳定性呈现正态分布。该部署模式下，远程FPGA通信延迟相对搜索延迟可忽略。

Azure服务器部署FPGA模式：Azure针对网络及存储虚拟化成本较高等问题采取FPGA分享服务器网络部署模式。随网络计算速度达到40Gbps，网络及存储虚拟化CPU成本激增（单位CPU核仅可处理100Mbps吞吐量）。通过在网卡及交换机间部署FPGA，网络连接扩展至整个数据中心。通过轻量级传输层，同一服务器机架时延可控制在3微秒内，触达同数据中心全部FPGA机架时延可控制在20微秒内。

加速层：依托高带宽、低时延优势，FPGA可组成网络交换层与服务器软件之间的数据中心加速层，并随分布式加速器规模扩大实现性能超线性提升。

数据中心加速层：FPGA嵌入数据中心加速平面，位于网络交换层（支架层、第一层、第二层）及传统服务器软件（CPU层面运行软件）之间。

加速层优势：

•FPGA加速层负责为每台服务器（提供云服务）提供网络加速、存储虚拟化加速支撑，加速层剩余资源可用于深度神经网络（DNN）等计算任务。

•随分布式网络模式下FPGA加速器规模扩大，虚拟网络性能提升呈现超线性特征。

加速层性能提升原理：使用单块FPGA时，单片硅片内存不足以支撑全模型计算任务，需持续访问DRAM以获取权重，受制于DRAM性能。加速层通过数量众多的FPGA支撑虚拟网络模型单层或单层部分计算任务。该模式下，硅 片内存完整加载模型权重，可突破DRAM性能瓶颈，FPGA计算性能得到充分发挥。加速层需避免计算任务过度拆分而导致计算、通信失衡。

eFPGA：嵌入式eFPGA技术在性能、成本、功耗、盈利能力等方面优于传统FPGA嵌入方案，可针对不同应用场景、不同细分市场需求提供灵活解决方案。

eFPGA技术驱动因素：

设计复杂度提升伴随设备成本下降的经济趋势促发市场对eFPGA技术需求。

器件设计复杂度提升：SoC设计实现过程相关软件工具趋于复杂（如Imagination Technologies为满足客户完整开发解决方案需求而提供PowerVR图形界面、Eclipse整合开发环境），工程耗时增加（编译时间、综合时间、映射时间，FPGA规模越大，编译时间越长）、制模成本提高(FPGA芯片成本为同规格ASIC芯片成本100倍）。

设备单位功能成本持续下降：20世纪末期，FPGA平均售价较高（超1,000元），传统模式下，FPGA与ASIC集成设计导致ASIC芯片管芯面积、尺寸增大，复杂度提升，早期混合设备成本较高。21世纪，相对批量生产的混合设备，FPGA更多应用于原型设计、预生产设计，成本相对传统集成持续下降（最低约100元），应用灵活。

eFPGA技术优势：

1、更优质：eFPGA IP核及其他功能模块的SoC设计相对传统FPGA嵌入ASIC解决方案，在功耗、性能、体积、成本等方面表现更优。

2、更方便：下游应用市场需求更迭速度快，eFPGA可重新编程特性有助于设计工程师更新SoC，产品可更长久占有市场，利润、收入、盈利能力同时大幅提升。eFPGA方案下SoC可实现高效运行，一方面迅速更新升级以支持新接口标准，另一方面可快速接入新功能以应对细分化市场需求。

3、更节能：SoC设计嵌入eFPGA技术可在提高总性能的同时降低总功耗。利用eFPGA技术可重新编程特性，工程师可基于硬件，针对特定问题对解决方案进行重新配置，进而提高设计性能、降低功耗。

云计算：FPGA技术无需依靠指令、无需共享内存，在云计算网络互连系统中提供低延迟流式通信功能，可广泛满足虚拟机之间、进程之间加速需求。

FPGA云计算任务执行流程：主流数据中心以FPGA为计算密集型任务加速卡，赛灵思及阿尔特拉推出基于OpenCL的高层次编程模型，模型依托CPU触达DRAM，向FPGA传输任务，通知执行，FPGA完成计算并将执行结果传输至DRAM，最终传输至CPU。

FPGA云计算性能升级空间：受限于工程实现能力，当前数据中心FPGA与CPU之间通信多以DRAM为中介，通过烧写DRAM、启动kernel、读取DRAM的流程完成通信（FPGA DRAM相对CPU DRAM数据传输速度较慢），时延近2毫秒（OpenCL、多个kernel间共享内存）。CPU与FPGA间通信时延存在升级空间，可借助PCIe DMA实现高效直接通信，时延最低可降至1微秒。

FPGA云计算通信调度新型模式：新通信模式下，FPGA与CPU无需依托共享内存结构，可通过管道实现智行单元、主机软件之间的高速通信。云计算数据中心任务较为单一，重复性强，主要包括虚拟平台网络构建和存储（通信任务）以及机器学习、对称及非对称加密解密（计算任务），算法较为复杂。新型调度模式下，CPU计算任务趋于碎片化，远期云平台计算中心或以FPGA为主，并通过FPGA将复杂计算任务卸载至CPU（区别于传统模式下CPU卸载任务至FPGA的模式）。

中国FPGA芯片行业驱动因素

5G通信体系建设提高FPGA芯片需求

通信场景是FPGA芯片在产业链下游应用最广泛的场景（占比约40%），随5G通信技术发展、硬件设备升级（基站天线收发器创新），FPGA面临强劲市场需求驱动。

5G通信规模化商用在即，推动FPGA芯片用量提升、价格提升空间释放。

新型基站天线收发器采用FPGA芯片

5G时期Massive MIMO基站技术条件下，基站收发通道数量从16T16R（双模解决方案）提升至最高128T128R，可采用FPGA芯片实现多通道信号波束成形。如64通道毫米波MIMO全DBF收发器中频和基带子系统采用赛灵思Kintex-7系列FPGA。中频和基带子系统叠加实现通用无线接入功能。

在FPGA芯片行业内有10年以上产品开发、算法研究经验的行业专家表示，FPGA相对CPU、GPU在功耗及计算速度方面具备优势，通信设备企业将加大FPGA器件在基站天线收发器等核心设备中的应用（如头部移动通信设备厂商京信通信于新型收发器产品嵌入FPGA芯片）。

全球FPGA通信市场快速增长

截至2018年底，全球FPGA通信市场占据应用市场整体近45%。2020年至2025年，全球FPGA通信市场规模年复合增长率预计近10%。

5G基础设施将以FPGA器件为核心组件

5G通信市场增长具备确定性。相关基础设施（机房、宏站、微站等）渗透物联网、边缘计算等多元领域，5G基建项目以FPGA为核心零部件，推动FPGA价格上升空间释放。

•未来10年，小基站数量或超10,000座，基站数量带动FPGA器件用量提升。

•5G MIMO基站面临数据高并发处理需求，单个基站FPGA用量整体提高（从4G时期2至3块增加至5G时期4至5块）。

•现阶段基站用FPGA均价处于100元以内，技术复杂度提高等因素推动价格走高（>100元）。

自动驾驶规模化商用提升量产需求

自动驾驶领域ADAS系统、传感器系统、车内通信系统、娱乐信息系统等板块对FPGA芯片产品产生增量需求，全球头部FPGA厂商积极布局自动驾驶赛道。

FPGA巨头看好自动驾驶赛道

截至2018年底，全球汽车半导体行业市场规模接近400亿美元，其中，FPGA应用于汽车半导体领域市场仅占约2.5%。自动驾驶系统对车载芯片提出更高要求，主控芯片需求从传统GPU拓展至ASIC、FPGA等芯片类型。现阶段，FPGA芯片在车载摄像头、传感器等硬件设备中的应用趋于成熟。此外，得益于编程灵活性，FPGA芯片在激光雷达领域应用广泛。自动驾驶汽车高度依赖传感器、摄像头等硬件设备及车内网等软件系统，对FPGA芯片数量需求显著。头部FPGA厂商（如赛灵思）抢占智能驾驶赛道，逐步加大与车企及车联网企业的合作，截至2018年底，赛灵思FPGA方案嵌入车型拓展至111种。

FPGA在自动驾驶系统领域应用覆盖面广

FPGA芯片在自动驾驶领域可应用于ADAS系统、激光雷达、自动泊车系统、马达控制、车内娱乐信息系统、驾驶员信息系统等板块，应用面广泛。具体可以魔视智能自动泊车系统为例，该系统将FPGA芯片接入车内网CAN总 线，连接蓝牙、SD卡等通信组件，并通过MCU等与摄像头、传感器装置连接。FPGA大厂赛灵思积极布局ADAS领域。远期ADAS系统更趋复杂（包括前视摄像头、驾驶监视摄像头、全景摄像头、近程雷达、远程激光雷达 等），推动FPGA用量空间增大。2025年，自动驾驶进入规模

化商用阶段，将持续推动FPGA与汽车电子、车载软件系统的融合。

中国FPGA芯片行业制约因素

FPGA设计人才团队实力匮乏

FPGA芯片设计领域门槛高（高于CPU、存储器、DSP），中国本土厂商起步晚，处于产业生态建设初期阶段，在人才资源储备方面基础薄弱。

相对国际市场，中国FPGA芯片设计人才储备不足

中国FPGA领域人才储备约为美国相应人才储备1/10

根据中国国际人才交流基金会等机构发布的《中国集成电路产业人才白皮书》显示，截至2018年底，中国集成电路产业存量人才约40万人，该产业人才需求约于2020年突破70万人，存在约30万人以上人才缺口。在FPGA板块，美国头部厂商Intel、赛灵思、Lattice等及高校和研究机构相关人才近万人，相对而言，中国FPGA设计研发人才匮乏，头部厂商如紫光同创、高云半导体、安路科技等研发人员储备平均不足200人，产业整体人才团队不足千人，成为制约中国FPGA芯片行业技术发展、产品升级的核心因素。

行业发展起步晚，产学研联动缺失

中国FPGA行业于2000年起步，美国则具备自20世纪80年代研发起步的背景。2010年，中国FPGA芯片实现量产。美国高校与芯片厂商联动紧密，将大量技术输送给企业，相较而言，中国企业缺乏与高校等研究机构合作经验，产学研联动不足，行业现有核心人才多从海外引进。

研发实力匮乏制约企业成长

全球头部FPGA厂商依托专利技术积累及人才培养，以及早于中国企业20年的发展经历，在全球范围牢固占据第一梯队阵营。FPGA行业进入门槛高，中国头部企业较难取得后发优势。现阶段，赛灵思已进入7纳米工艺亿门级高端FPGA产品研发阶段，中国头部厂商如紫光同创、高云半导体等启动28纳米工艺千万门级（7,000万）中高密度FPGA研发工作，与全球顶尖水平相差约2代至3代，亟需人才资源支持。

中国FPGA芯片行业政策法规

政策分析

为进一步引导FPGA行业有序发展，凸显集成电路产业战略地位，国家政策部门整合行业、市场、用户资源，为中国集成电路企业向国际第一梯队目标发展打造政策基础。

“十二五”以来，国家强调集成电路产业作为先导性产业的地位，更加重视芯片科技发展对工业制造转型升级和信息技术发展的推动力。国家从市场需求、供给、产业链结构、价值链等层面出发，出台多项利好政策。

安全保证硬件模块设计项目增加

安全保证硬件模块设计多用于加密密钥、数字权限管理密钥、密码、生物识别参考数据等领域。相对2016年，2018年全球FPGA安全特性模块设计项目占比显著增加（增幅超5%）。安全特性提升增加设计验证需求及验证复杂度。

其他设计项目提高芯片验证复杂性

①嵌入式处理器核心数量增加：相对2016年，2018年更多FPGA设计趋向SoC类（SoC-class）设计。2018年，超过40%FPGA设计包含2个或2个以上嵌入式处理器，接近15%FPGA设计包含4个或以上嵌入式处理器，SoC类设计增加验证流程复杂性。

②异步时钟域数量增加：2018年，约90%FPGA设计项目包含2个或以上异步时钟域，多个异步时钟域验证需求增加验证工作量（验证模型趋于复杂，代码异常增加）。

广泛应用于机器学习强化项目

医学诊断、工业视觉等领域对机器学习需求增强，且面临神经网络演化带来的挑战。相对CPU、GPU，FPGA技术更适应非固定、非标准设计平台，与机器学习融合度加深。

FPGA芯片更适用于非固定、非标准机器学习演化环境