DDR4NAND Flash存储器芯片发展趋势

半导体行业观察，重点关注半导体行业发展的新媒体

欢迎您的投稿，投稿邮箱 416000888@qq.com

江苏中鹏，专业提供封装 环氧塑封料，采购合作联系微信 416000888

DDR4以前瞻性的高传输速率、低功耗与更大记忆容量，在2014年下半将导入英特尔工作站／伺服器以及高阶桌上型电脑平台，并与LP-DDR3记忆体将 同时存在一段时间；至于NAND Flash快闪记忆体也跨入1x奈米制程，MLC将以iSLC/eSLC自砍容量一半的方式，提升可抹写次数(Program Erase；P/E)来抢占极端要求耐受度的军方与工控市场，而C/P值高的TLC从随身碟、记忆卡的应用导向低阶SSD…

DDR4伺服器先行 2016超越DDR3成为主流

处 理器(CPU)、绘图晶片(GPU)运算效能随摩尔定律而飞快进展，加上云端运算、网际网路行动化浪潮下，持续驱动动态记忆体(Dynamic RAM；DRAM)的规格进化。从非同步的DIP、EDO DRAM，到迈向同步时脉操作的SDRAM开始，以及讯号上下缘触发的DDR/DDR2/DDR3/DDR4记忆体，甚至导入20奈米与新型态的Wide I/O介面以降低讯号脚位数与整体功耗。

处理器速度与云端运算持续驱动动态记忆体规格的演变，从DIP、EDO、SDRAM到DDR/DDR2/DDR3/DDR4。Samsung/Micron/Intel

DDR4记忆体将于2014H2优先导入工作站／伺服器以及高阶桌机平台。Intel

DDR4 较以往不同的是改采VDDQ的终端电阻设计，目前计划中的传输速率进展到3,200Mbps，比目前最高速的DDR3-2133传输速率快了50%，将来 不排除直达4,266Mbps；Bank数也大幅增加到16个(x4/x8)或8个(x16/32)，这使得采x8设计的单一DDR4记忆体模组，容量就 可达到16GB容量。

而DDR4运作电压仅1.2V，比DDR3的1.5V低了至少20%，也比DDR3L的1.35V还低，更比目前 x86 Ultrabook/Tablet使用的低功耗LP-DDR3的1.25V还要低，再加上DDR4首次支援深度省电技术(Deep Power Down)，进入休眠模式时无须更新记忆体，或仅直接更新DIMM上的单一记忆体颗粒，减少35%~50%的待机功耗。

将来迈入20奈米制程时，会导入3D立体堆叠加矽钻孔(3D Stacks+TSV)封装技术，以及针对绘图晶片、行动装置提出低脚位数的Wide I/O，来提升DRAM记忆体单位容量与频宽。

英 特尔将分别把DDR4规格导入伺服器／工作站平台，以及最高阶桌上型电脑平台(High-End DeskTop；HEDT)。前者是伺服器处理器XEON E5-2600处理器(代号Haswell-EP)，搭配的DDR4记忆体为2,133Mbps(DDR4-2133)；后者则是预定第三季推出的8核心 Intel Core i7 Extreme Edition处理器，同样搭配DDR4-2133记忆体，以及支援14组USB 3.0、10组SATA6Gbps的X99晶片组，成为2014第4季至2015年上半年英特尔最强悍的桌上型电脑平台组合。

而超微 (AMD)下一代APU(代号Carrizo)已延迟至2015年登场，但其记忆体支援性仍停留在DDR3。至于行动装置部份，安谋(ARM)针对伺服器 市场打造的64位元Cortex-A57处理器核心，已预留对DDR4记忆体支援，而第三方IP供应商也提供了相关的DDR4 PHY IP。

三 星于2013年底宣布量产20奈米制程的4GB记忆体颗粒，将32GB的记忆体推向伺服器市场；2014年1月推出行动装置用的低功耗DDR4(LP- DDR4)。SK海力士在2014年4月宣布借助矽钻孔(TSV)技术，开发出单一DDR4晶片外观、容量达128GB。市场预料DDR4将与 DDR3(DDR3L、LP-DDR3)等共存一段时间，预计到2016年才会超越DDR3而成为市场主流。

业界也正观察，在一些非挥发 性记忆体如相变记忆体(Phase-Change Memory；PCM)、磁阻记忆体(Magneto Resistive Memory；M-RAM)、电阻记忆体(Resistive Memory；RRAM)等技术已蓄势待发、即将迈向商业量产门槛之际，DDR4将可能是末代的DDR记忆体，届时电脑与软体结构将会出现极为剧烈的变 动。

NAND Flash逼近制程物理极限 以3D提升容量密度

以浮闸式(Floating Gate)半导体电路所设计的NAND Flash非挥发性记忆体，随着Flash制程技术不断进化、单位容量成本不断下降的情况下，已经在智慧手机、嵌入式装置与工控应用上大量普及。

Micron 自家市场统计预测指出，从2012到2016年总体NAND Flash容量应用的年复合成长率可达51%。2013年，美光(Micron)与SK Hynix两家晶圆厂，先后发表16nm制程的NAND Flash记忆体技术，而东芝(Toshiba)则在2014年直接跨入15nm制程，并推出相关NAND Flash记忆体晶片产品。

NAND Flash传输速率，从2010年ONFI 2.0的133MB/s，eMMC v4.41的104MB/s；到2011年ONFI v2.2/Toggle 1.0规格，传输速率提升到200MB/s，eMMC v4.5拉高到200MB/s，UFS 1.0传输速率为2.9Gbps；2012年ONFI v3.0/Toggle v1.5提升到400MB/s，UFS v2.0传输速率倍增为5.8Gbps；预估到2015年，ONFI v4.x/Toggle v2.xx规格定义的传输速率增到800MB/s、1.6GB/s。

随着NAND Flash制程进步与线路宽度与间距的微缩，连带影响到抹写次数(P/E Cycles)的缩减。SLC记忆体从3x奈米制程的100,000次P/E Cycles、4个ECC bit到2x奈米制程降为60,000 P/E、ECC 24bit。MLC从早期5x奈米制程10,000 P/E、ECC 8bit，到2x/2y奈米制程时已降为3,000 P/E、24~40个ECC bit。

有厂商提出，eSLC、iSLC的记忆体解 决方案，以运用既有的低成本的MLC记忆体，在单一细胞电路单元使用SLC读写技术(只储存单一位元的电荷值)，抹写耐用度提升到30,000次P/E， 成本虽比MLC高，但性价比远优于SLC，可应用在IPC／Kiosk／POS系统、嵌入式系统、伺服器主机板以及薄型终端机等。

随着采 用传统2D平面制程技术的NAND Flash即将濒临极限，NAND Flash大厂纷纷开始采用3D堆叠制程技术来增加密度。旺宏(Macronix)在2006年提出Multi TFT(Thin Film Transistor)的堆叠NAND设计概念，同年Samsung也发表Stacked NAND堆叠式快闪记忆体，2007年东芝发表BiCS，2009年东芝发表P-BiCS、三星发表TCAT、VG-NAND与VSAT，2010年旺宏 发表VG TFT，2011发表PNVG TFT，同年Hynix也发表Hybrid 3D技术。2010年VLSI研讨会，旺宏公布以75奈米制程，TFT BE-SONOS制程技术装置的VG(垂直闸) 3D NAND技术。预计2012年进入55nm制程，2013年进入36nm制程，2015年进入2xnm制程，制程进度落后其他大厂甚多。

三 星(Samsung)同样于2006年发表Stacked NAND，2009年进一步发表垂直通道TCAT与水平通道的VG-NAND、VSAT。2013年8月，三星发布首款名为V-NAND的3D NAND Flash晶片，采用基于3D CTF(Charge Trap Flash)技术和垂直堆叠单元结构，单一晶片可以集结、堆叠出128 Gb的容量，比目前20nm平面NAND Flash多两倍，可靠性、写入速度也比20nm制程NAND Flash还高。三星目前在3D-NAND Flash应用进度领先其他业者，V-NAND制造基地将以韩国厂与新设立的大陆西安厂为主。其V-NAND目标直接挥军伺服器等级固态硬碟，从2013 年第四季开始，陆续送样给伺服器业者或是资料中心制造商进行测试。

东芝(Toshiba)以2009年开发的BiCS—3D NAND Flash技术，从2014年第二季起开始小量试产，目标在2015年前顺利衔接现有1y、1z奈米技术的Flash产品。为了后续3D NAND Flash的量产铺路，东芝与新帝(SanDisk)合资的日本三重县四日市晶圆厂，第二期工程扩建计划预计2014年Q3完工，Q3顺利进入规模化生 产。而SK海力士与美光(Micron)、英特尔(Intel)阵营，也明确宣告各自3D NAND Flash的蓝图将接棒16奈米，计划于2014年Q2送样测试，最快于年底量产。

由于3D NAND Flash记忆体的制造步骤、工序以及生产良率的提升，要比以往2D平面NAND Flash需要更长时间，且在应用端与主晶片及系统整合的验证流程上也相当耗时，故初期3D NAND Flash晶片将以少量、限量生产为主，对整个行动装置与储存市场上的替代效应，在明年底以前应该还看不到。

行动装置的快闪记忆体容量、速率进展

行动装置所需要的GB储存容量，据估计每部手机搭配的NAND Flash容量，将从2012年5.5GB增加到2015年的25.1GB；每部平板电脑搭配NAND Flash容量，从28.7GB增加到2015年的96.1GB。

eMMC(embedded MultiMedia Card)是JEDEC协会所推出泛用的储存媒体规范，其藉由将MMC Controller跟NAND Flash封装成一颗晶片的方式，行动装置无须顾虑着NAND Flash制程与规格的改变，与新世代NAND Flash搭配的快闪记忆体控制晶片与韧体的搭配，进而简化体积与电路设计。2013年全球有4.5亿部行动装置均使用eMMC。

而Universal Flash Storage(UFS)将以往eMMC安全、低功耗、小尺寸封装的应用，融合目前SSD所使用到的高速串列介面技术，目前UFS 1.1规格传输速率达到3Gbps，未来UFS 2.0将可进一步达到6Gbps。因UFS跟既有的eMMC介面迥然不同也无法相容，相关产业供应链尚未齐全，整个产业生态尚未建立，UFS产品预估 2014年才有小量产品出现在市面上，且因成本因素会瞄准在高阶市场，UFS与eMMC两者届时会并存在市场上一阵子。

点右上角“分享”二字，转发给朋友，感谢您的支持与传播！！

点击标题下的蓝色字体“半导体行业观察”关注，公众号 icbank

推荐 半导体圈 微信公众号 icquan 这就是半导体的圈子

说明：文章转载自网络，如有侵犯您的权益，留言告知后会立即删除。

私人微信 416000888 （班可可）

有什么问题，可以给我们留言。我们会尽量帮您解答

官网 www.icbank.cc 查看更多资讯信息