基于忆阻器的感存算一体技术研究进展
最新更新时间：2020-11-15
阅读数：
来源：文章转载自期刊《微纳电子与智能制造》，作者：李锟，曹荣荣，孙毅，刘森，李清江，徐晖，谢谢！
摘 要
基于CMOS器件的传统冯·诺依曼计算架构愈发难以满足智能化发展日益增长的计算能效和速度需求，探寻新物理原理的基础器件并在此基础上发展存算一体架构成为学术界和产业界关注的前沿热点，基于忆阻器的存算一体技术不断取得重要进展，展现出巨大的发展潜力。在此基础上，结合跨工艺单片集成技术的发展，微纳传感器与忆阻器存算一体器件进一步集成，构建感知、存储与处理一体化的单元成为该领域发展新的技术增长点。对基于忆阻器的存算一体技术、感存算一体技术的主要研究方向、研究进展、存在问题进行综述，分析该领域的发展规律，提出发展思考。
引言
过去几十年，晶体管集成电路沿着摩尔定律飞速发展，电子计算机的性能日新月异[1]。电子计算机发明以来，冯·诺依曼体系结构就一直占据主导地位，部分原因是这种体系结构在工程设计模块化方面具有重大优势，使得设计人员不必详细了解计算机的所有部分，而可以专注地把一个部分设计到极致。几十年中，冯·诺依曼体系取得了巨大的成功。然而，随着物联网、云计算、大数据时代的到来，海量非结构化数据的深度分析处理（如语义理解、图像识别等）需要更高的计算速度和计算能效，冯·诺依曼架构下的计算体系逐渐显得力不从心，摩尔定律的延续也面临着巨大的挑战。因此，寻找新的高能效计算技术，是当前研究的重要方向。
基于冯·诺依曼架构的传统计算系统中计算单元和存储单元物理分立，数据需要在两者之间频繁调动，造成系统功耗和速度的严重损耗。该问题在应对语义理解、图像识别等智能处理任务时更加凸显，无法满足当前社会智能化发展的需要。要从根本上解决该问题，需要从基础器件、电路、架构、系统等多个层面协同创新，发展存算一体的新型计算系统。存算一体架构最早于1960年提出[2]，但没有引起人们的重视。一方面是由于过去几十年晶体管的飞速发展使电脑性能有了令人满意的提高，另一方面是过去几十年缺乏能够实现存算一体系统的基础物理器件。
忆阻器是一种新原理纳米器件，其阻值由激励历史决定且连续变化，呈现非易失性[3-4]。它的出现为开发高能效、存算一体的新型计算系统提供了新的物理基础。忆阻器具有集成密度高、操作速度快、操作功耗低、非易失等优势[5-7]，被认为是存算一体基础器件的有力竞争者之一，为实现存算一体技术提供了切实可行的解决方案。
忆阻器通常采用交叉阵列的方式进行高密度集成。在忆阻器交叉阵列一端施加列电压矢量时，另一端的输出行电流矢量是施加列电压矢量与忆阻器电导矩阵的乘积。也就是说，基于欧姆定律和基尔霍夫电压定律，忆阻器阵列能够在一个周期内完成矢量与矩阵的乘累加运算。乘法的因子直接存储在忆阻器阵列中，不需要单独的存储单元，从而绕过了冯·诺依曼瓶颈。而且这种基于忆阻器阵列乘累加运算的核心单元计算能效比现有CMOS器件提高两个数量级[7]，这对于具有大量乘累加运算的智能处理任务具有重要意义。
基于忆阻器的存算一体技术解决了处理器与存储器分离所导致的计算效率低，功耗高的缺点，突破了传统冯·诺依曼体系架构中的频繁数据调度造成的效率低下问题。但是利用忆阻器阵列实现计算是一种模拟/数模混合计算方式，在和传统的数字处理单元进行交互时需要大量的数模、模数转换单元[8]，在进行信号格式转换时会额外增加大量的功耗与时间开销。另外，随着跨工艺单片集成技术的发展，微纳传感器件能够与忆阻器存算一体单元进一步集成，融合感知、计算、存储等功能，构建感存算一体处理单元。在感存算一体技术中，传感器采集到的模拟信号直接送到忆阻器单元进行运算和存储，能够进一步提高系统能效，已经成为该领域发展新的技术增长点。
本文将从基于忆阻器的存算一体技术和基于忆阻器的感存算一体技术两个方面综述该领域的主要研究方向、研究进展、存在问题，分析该领域的发展规律，提出发展思考。
存算一体技术
使用忆阻器实现存算一体主要分为两个方面，数字式存算一体技术和模拟式存算一体技术。数字式存算一体技术与传统计算方式类似，使用忆阻器完成布尔逻辑功能，经过不同布尔逻辑的组合调用实现复杂的加法、乘法等计算[9]。模拟式存算一体技术则利用欧姆定律和基尔霍夫电压定律，可以一步实现乘累加计算。目前研究的多数工作在模拟式存算一体技术方面，进展也较为迅速。
1.数字式存算一体技术
根据逻辑输入变量类型，输出变量类型的不同，可以将忆阻器实现数字式存算一体的研究分为3种类型：输入输出逻辑变量表示均为电压（V-V型）、输入输出逻辑变量表示均为电阻（R-R型）、输入逻辑变量表示为电压输出逻辑变量表示为电阻（V-R型）。
图1（a）中所示的逻辑门中，两个输入状态x1和x2分别由施加到忆阻器两端的电压值表示，逻辑输出被存储在忆阻器中，因此该方案被称为V-R逻辑门[10]。该忆阻器为双极性RRAM器件，上电极施加正电压可使器件转变为高阻态（HRS），上电极施加负电压可使器件转变为低阻态（LRS），计算的输出即为器件的阻态，HRS表示逻辑0，LRS表示逻辑1。当输入逻辑电压相等时，即 x1=x2=1或x1=x2=0，则通过RRAM器件的电压降为0，器件的阻值状态保持不变；当x1=1且x2=0时，器件转变为HRS，即输出为0；当x1=0且x2=1时，器件转变为LRS，即输出为1。由于RRAM器件具有非易失性，计算结果可保存在 RRAM器件中，无需传输至专用的存储设备中，可供下次计算使用。此过程中的逻辑运算过程是实质蕴涵逻辑（IMP），因IMP在功能上是完全的，所有的16种布尔逻辑都可以通过更多的V-R逻辑门组合实现[10]。
图1.基于忆阻器的逻辑门和真值表
在V-R逻辑门中，输出信息保存在忆阻器状态中，与输入信号电压值是两种不同的物理量[11]，因此逻辑门之间的级联必须通过额外的电路实现，增加了计算系统的大小、复杂性和功耗。
1（c）中表示的是V-V逻辑门，输入和输出都是用电压表示，低电压表示0，高电压表示1[12]。V-V逻辑门也可以看作是一个简单的感知机网络，输出端是输入电压的加权和，其中RL是公共节点与地之间的负载，输出端电压Vcom=RL∑Gj(Vj-Vcom),Gj为第j个忆阻器的电导，输出电压通常通过比较器进行电压读取。通过调节忆阻器G1和G2的值，可以获得对所有输入值0或之间的线性分隔，即实现所有的线性可分的布尔逻辑函数[13]。在V-V逻辑门中，比较器是一个相对庞大的电路，但由于输入和输出都是电压值，因此可以实现级联操作。
图1（e）、（g）中表示的是R-R逻辑门[14]，其中输入和输出都是忆阻器的电阻状态，逻辑计算也在忆阻器内部进行，并且可以进行级联操作，也被称为状态逻辑[15-16]，因为它依赖于忆阻器的非易失状态。在施加电压时，图1（e）实现的是并联配置的R-R逻辑门，两端施加的电压分别是Vset-Δ和Vset+Δ，Vset是设置电压，∆一般为10%Vset，输入是x1和x2，输出是施加电压后的x2，高阻态代表0，低阻态代表1，实现的逻辑功能真值表如图1（f）所示。图1（g）实现的是串联配置的R-R逻辑门，输入是x1和x2，输出是施加电压后的x1或x2的阻态，在x1上施加VA，x2施加-VA时（Vset>VA>0.5Vset），实现了“或”的逻辑操作。可以通过不同的结构和电压施加方式实现其他的布尔逻辑。
与V-V和V-R方案相比，R-R逻辑门具有很多优点，包括可以级联操作和通过施加不同的电压配置为不同的逻辑函数。忆阻器实现逻辑运算实现了计算过程和存储过程的统一，从而克服了当今计算体系结构的“存储墙”问题[17]。但目前还存在两方面问题：制备的器件尺寸都比较大，功耗比较高，单次运算与先进技术节点的CMOS晶体管电路相比优势不明显[18-19]，需要在电流特性方面进一步优化，并验证小尺寸器件的性能情况；目前实现的逻辑计算都比较简单，没有验证实现复杂功能时系统整体的稳定性。
2.模拟式存算一体技术
模拟式存算一体计算的核心是利用忆阻器阵列实现乘累加运算。相比晶体管电路 ，忆阻器阵列进行相关计算时，具有集成密度高、计算速度快、能效高等特点。2015年，Prezioso[20]制备了12×12的忆阻器阵列，构建了一个小型的单层感知机系统，阵列扫描电子显微镜图片和网络结构如图2所示，对33幅3×3的“Z”“V”“N”字母图像进行了正确分类。网络实现过程中，实际使用了10×6的忆阻器阵列，系统工作功耗约1W/cm²。网络采用在线训练方式，利用网络实际输出和理想输出的曼哈顿距离作为误差函数，在一定的学习速率下进行权值更新，经过23个训练周期，网络即可实现对全部图片的正确分类。器件的尺寸为 200nm×200nm，预计未来可以达到30nm×30nm，从而使整个网络的集成度达到1010/cm²，进一步提高能效比。
图2.阵列扫描电子显微镜图片和网络结构图
STDP规则是生物神经系统中普遍存在的计算方式，对实现类脑计算，模拟人脑存算一体计算方式有重要的研究价值。Erika等[21]在2016年提出了一种基于忆阻器阵列的脉冲神经网络，使用生物神经网络的STDP学习规则进行训练，这篇文章利用HfO2多值忆阻器实现对5种字母“A”“E”“I”“O”“U”非监督学习。如图3所示，输入端有25个前神经元，输出端有5个后神经元，相互之间通过125个忆阻器阵列进行全连接，输入图片大小为5×5，与每一个前神经元相连。即使字母数据的噪声达到30%，网络也能对其进行很好地识别。与晶体管实现STDP运算相比，忆阻器阵列具有明显的优势，忆阻器的电学特性类似神经突触，而传统电路实现相关功能需要数量众多的晶体管。
图3.全连接脉冲神经网络（25个前神经元和5个后神经元通过125个人工神经突触连接）
小规模阵列的制备和成功应用，验证了忆阻器在实现存算一体架构中具有功耗低、速度快的优点，但是由于阵列规模较小，实现的都是单层感知机结构，只能实现简单数据的线性分类，与复杂多变的现实应用需求有较大差距。
阵列规模的增加使复杂应用得以实现，传统架构实现人脸识别，整体能耗高，运算速度相对较慢。Peng等[22]在2017年制备了128×8的多值忆阻器阵列，使用TiN/TaOx/HfAlyOx/TiN作为阻变材料，如图4所示，对包含320（20×16）个像素点的人脸图像进行训练和识别。更新忆阻器权值时，又加入了权值校验和不加权值校验两种情况，加入校验的更新过程需要422.4ms，耗能61.16nJ，不加校验需要34.8ms和197.98nJ，识别率分别为88.08%和85.04%。对图像加入噪声，随着噪声像素比例的增加，识别率逐渐下降。他们的阵列采用的是1T1R结构，可以有效抑制大规模阵列中的泄露电流问题[23]。
图4.1T1R忆阻器阵列实现人脸识别
大规模阵列的发展为忆阻器阵列走向实用化进一步奠定了基础，并验证了1T1R 结构在大规模阵列中抑制泄露电流问题的可行性，多种多样的应用场景展示了忆阻器实现存算一体应用的能力。但测试过程中，外围电路仍过于复杂，迫切需要将部分外围电路集成进忆阻器阵列芯片中，开发与CMOS工艺兼容的阻变材料体系，进一步发挥忆阻器在存算一体领域的巨大潜力。
国内外研究者在忆阻器芯片化方面也开展了诸多研究工作。利用忆阻器的状态具有一定的波动性，忆阻器可以用来制作物理上的随机数发生器，在信息安全领域有着重要的应用。如图5所示，Pang等[24]在2019年报道的一项工作中，研究人员采用130nm工艺集成了两个8Kb的忆阻器阵列，通过置位复位后相同位置的阻值大小作为随机数来源，产生的数据通过了9项NIST随机性测试，片内和片间均具有良好的数据独立性，实现了真随机数发生器芯片。因此，与传统的物理构造随机数发生器单元相比，忆阻器具有操作简单、易于实现、可靠性高、随机性强的优点。
图5.芯片结构图和参数汇总表
另外，Xue等[25]在2019年采用55nm工艺制造了1Mb的1T1R阵列，在FPGA的控制下，可有效进行CNN运算，对CIFAR-10数据集的计算精度达到了88.52%，芯片结构如图6所示。在二值化条件下运算时能耗为53.17 TOPS/W，多值化条件下处理能耗为21.9TOPS/W，能耗十分优越。
图6.芯片结构图和参数汇总表
3.存算一体技术发展思考
目前，使用忆阻器的存算一体架构虽然取得了令人鼓舞的进展，整体处于快速发展阶段，但很多问题尚未解决，这些问题也是这个领域未来发展的重要方向。
第一，忆阻器件制备工艺和集成规模取得一定进展，但器件参数均一性与可靠性离应用需求差距较大。高性能稳定忆阻器件是开展应用研究的前提与基础，国内外同步开展研究，设计制备了多种材料、结构和规模的忆阻器件，器件性能向支撑应用发展。但器件的参数均一性和可靠性受到材料、工艺制约，难以满足大规模实际应用需求，是当前国内外共同面临的研究难题。因而，准确表征器件导电机理，通过精确调控器件内部离子输运过程改善器件的参数均一性和可靠性，设计制备满足不同应用需求的器件，开发稳定、可靠的忆阻器阵列集成工艺，仍是未来的主要研究方向。
第二，忆阻器大规模集成是应用的前提，制约集成规模的关键基础问题包括忆阻器阵列中的串扰和忆阻器阵列的制备工艺。串扰问题是指忆阻器阵列中的旁路电流通道对目标器件读写操作的干扰，是限制忆阻器阵列规模的关键物理因素。忆阻器件与晶体管或选通器件集成是解决串扰问题的主要途径，其中高性能选通器件是实现忆阻器高密度三维集成的关键，目前还无成熟的解决方案。忆阻器阵列制备工艺的均一性、稳定性及其与CMOS制造技术的兼容性，是限制忆阻器阵列规模的技术因素。因此，在单元性能优化的基础上，依托CMOS制造平台开发忆阻器阵列大规模集成的关键技术，是推动忆阻器走向应用的重要基础。
第三，数字式存算一体逻辑运算单元研究取得一定进展，但能够展示数字式存算一体实际处理能力的成果几乎为空白。当前，该领域的研究主要集中在布尔逻辑和算术运算单元的设计与实现，我国整体研究水平处于并跑地位，具有很好的发展基础。但数字式存算一体处理系统的体系架构研究还比较初级，具有实际可用能力的处理系统成果鲜见报道。因而，设计优化逻辑运算、算术运算单元，设计处理系统体系架构，研发专用、小规模处理系统，并促进其向通用、大规模发展是未来的发展趋势。模拟式存算一体处理系统研究取得一定进展，但规模较小还未形成实际处理能力。忆阻器在集成密度、操作功耗、模拟特性等方面的优势使其在模拟式存算一体处理领域具有广阔的应用前景。当前，该领域的研究主要集中在基于忆阻器的神经形态器件可塑性和神经形态处理原理验证等方向，我国整体研究水平与国外保持同步。神经形态处理系统研究处于较小规模的识别机原型设计开发阶段，信息处理能力和应用演示还非常有限。因而，在忆阻器突触阵列规模有限的前提下，创新网络架构集成多层、多个小规模阵列，获得可比可用的实际处理能力并在复杂计算任务中演示应用，是未来的发展重点。
感存算一体技术
存算一体架构解决了处理器与存储器分离所导致的计算效率低，功耗高的问题 ，突破了传统冯·诺依曼体系架构中的频繁数据传输造成的效率低下问题。从整个信息采集处理流程考虑，目前获取外界的信息后，要经过模数采样量化存储，再传输给处理单元，在此过程中花费的时间和功耗都不可忽略。忆阻器可以直接处理模拟信号，因此，传感器采集到的模拟信号直接送到忆阻器处理单元进行运算是可行的[26]，无需经过ADC的采样量化存储过程，极大地提高了系统效能，即集感知、存储和运算为一体构建感存算一体架构。目前在这方面有了诸多探索。
1.压力感存算一体技术
皮肤下的触觉感受器能够接受外部压力刺激，产生的响应信号经神经系统传入大脑，便形成了触觉。触觉信号被神经系统存储下来便成为触觉记忆，触觉记忆能够帮助我们更好地与外界环境进行交互，如图7（a）所示。举例来讲，面对陌生的易碎物体，第一次拿起它时往往不知道需要用多大的力度，贸然发力很容易使其损坏。在经过几次尝试后就能够大致判断拿起该物体所需要的力度，此时便形成了该物体的触觉记忆，之后就能够不假思索地拿起它而不会使其损坏。这种情况在日常生活中比比皆是，例如拿鸡蛋、玻璃杯等。目前随着人工智能的飞速发展，人们希望机器人在拥有智能的同时也具有各种“感觉”，触觉作为一种与外界交互的基本感觉占据了重要位置。因此，开发人工触觉记忆单元显得尤为迫切。
图7.基于阻变存储器的触觉记忆单元
一种基本的触觉记忆单元是将压力感受器和记忆模块集成起来，用以模拟生物触觉记忆。Zhu等[27]将阻变压力传感器和阻变存储器串联起来形成触觉记忆单元，如图7（b）所示。这种器件组合利用分压原理存储感受器信号：直流电压施加在串联组合单元的两端，默认状态下阻变存储器两端分得的电压低于其阻变阈值电压，因此不会发生阻变；当有外部压力施加在压力传感器上时，传感器本身的电阻值会降低，进而升高阻变存储器两端的电压，当该电压高于阻变存储器的阈值电压时，存储单元就会发生阻变，从而将触觉（压力）传感器信号记录下来。该组合的结构如图7（c）所示。压力传感器利用Ag纳米线（AgNWs）作为压力敏感层，集成在二甲基硅氧烷（PDMS）柔性薄膜上。由于Ag纳米线的倒金字塔结构很容易在外界微弱压力的作用下发生较大形变，因此该传感器在低压强区间（<1KPa）敏感度很高。阻变存储器采用经典的金属-绝缘体-金属（MIM）结构，其中SiO2作为阻变层，具有非易失、阻变速度快、耐久性高的优点。没有施加外部压力时，传感器和阻变存储器的初始电阻都很高，此时对该串联单元施加直流扫描电压，响应电流一直保持很小；而施加500Pa的压力到传感器上后，再次施加电压时阻变存储器两端分得的电压超过其阻变阈值电压，因此从高阻态（HRS）转变至低阻态（LRS），将触觉信息存储了下来；再次施加负向扫描电压时，阻变存储器能够被恢复至高阻态，从而擦除存储的传感器信息，如图7（d）所示。
为了证明该触觉记忆单元模拟皮肤的可行性，Zhu等还制备了规模为4×10的触觉记忆单元阵列。该阵列随后被用于感知并存储字母形压力图案，包 括“N”、“T”、“U”，如图8（a）、（b）所示。在实验过程中，只有位于字母处的感受器才能接受到压力并且将信号传递到存储器保存下来，图8（c）表明3 个字母都被成功感知并记录。一周之后，“T”形字母仍然能成功保持，并且具有擦除后重新感知的能力，如图8（d）所示。
图8.触觉记忆单元阵列对压力图形的感知与存储
此外，Kim等[28]学者利用人工触觉感受器成功实现了对蟑螂足部关节运动控制。他们开发了一种传入神经单元，包括阻变压力传感器、有机环形振荡器以及晶体管突触，用以模拟人类对触觉的感知、编码和传递的过程，如图9（a）、（b）所示。该神经单元生长在有机柔性衬底上，其信号传递流程如下：压力传感器将外部压力转化为电平信号，并由振荡器形成脉冲信号；相对于纯电平信号，脉冲串具有更强的抗噪声能力。脉冲信号传递到晶体管突触后激发其产生后突触电流。由于晶体管突触对输入脉冲的幅度、频率、间隔都会有不同的响应 ，因此施加到传感器上压力的大小和间隔也会对晶体管突触产生不同的调制。突触晶体管后端随后即可以与其他生物神经元进行交互，实现生物神经功能。
基于上述信息传导机制，Kim等[28]将该神经元与离体蟑螂足连接形成人工-生物混合的单突触反射弧，如图9（c）、（d）所示。晶体管突触后端增加了一个运放将后突触电流转化为电压信号并放大，以便驱动蟑螂足的运动。蟑螂足在收到激励后将伸展并在附节处产生向外的力。图9（e）展示了典型的反射弧功能：当在传感器上施加压力时，蟑螂足向外伸张，产生了反射响应。此外，上文提到的压力的大小和间隔对反射弧响应的影响也得到证实，如图9（f）、（g）所示。
图9.触觉记忆应用于运动控制
目前针对触觉感受-记忆单元的工作实现了对触觉的感知、存储、传递以及与生物的交互等功能，在仿生传感器、义肢修复以及构建更加仿生的人工智能系统等领域具有重要的应用前景。但仍面临两方面亟待解决的问题。首先是传感器方面 ，器件需在仿生柔性衬底上保持稳定的性能，并且能够经受弯曲、拉伸等畸变带来的影响。另外，目前传感器在精度、集成度等指标上与生物传感器仍存在较大差距；其次在于人工智能网络，基于触觉传感器搭建具有感知功能的硬件神经网络亦是需深入研究的课题。
2.光学感存算一体技术
视觉是人类重要的一种感官，近一半的大脑皮层忙于处理视觉信息，通过视觉我们可以根据判断物体的大小、形状、颜色、亮度、距离、位置、光滑度、粗糙度等[29]。人类的视觉记忆开始于视网膜接收图像信息，结束于神经网络对图像信息的存储，如图10（a）所示。简单的图像传感器可以实时感知简单的图像，但是当去除外部图像刺激后，图像信息会逐渐消失，并没有记忆图像信息的功能。当前，受人类视觉感知记忆系统的启发，有研究者将光探测器与存储器集成起来，实现对光信号的感知和记忆过程，为人类的视觉记忆仿生提供了基础。
目前Chen[30]等采用直接打印方法制备了用于检测并记忆紫外光信号的感存一体器件，将基于In2O3的光传感器与非易失性忆阻器串联在一起，如图10（b）所示，光传感器检测紫外光并将其转化为电信号传递给忆阻器存储信息，实现了对紫外光的感知与记忆功能。所制备的10×10的光感知记忆阵列可以实时检测和记忆紫外光的分布图像。在该项工作中实现了图像感知和记忆一体，即使撤掉光刺激后也能够长期记忆光信息图像，如图10（c）所示，比较接近于人类视觉系统的感知和记忆功能。但是在人类视觉系统中视网膜上的神经元不仅可以感知记忆光信息，还可以对光信息进行简单的预处理，这也是视网膜的主要特征之一。然而在本项工作中没有对存储后的光学图像进行处理，并未实现真正意义的感存算一体。
图10.基于In2O3传感器与忆阻器集成结构的视觉系统
最近，Seo等[31]的工作在光信息感知和记忆的基础上实现了简单的预处理工作。他们将h-BN/WSe2光传感器与h-BN/WSe2三端忆阻器串联在一起，如图11（a）所示，光传感器将光信息转化为电信号并传递给三端忆阻器存储，实现了光信息的识别与记忆。本项工作的不同之处是可以实现混合颜色光刺激的检测并实现在线训练学习。不同颜色的光刺激波长不同，光传感器吸收的光子量不同，进而光传感器的阻态变化幅度不同，可以调节施加在三端忆阻器上的分压并表现出稳定可区分特征。基于28×28简单阵列所构建的光学神经网络（ONN）与传统神经网络（NN）相比，不仅可以减少滤波等外围电路的复杂度，而且可以实现在线训练，训练后的识别率高达90%以上，如图11（b）、（c）所示。该项工作展示的感存算一体器件，既可以减少外围电路复杂度又可以以神经信号的方式传递光信息，构建的神经网络可以在复杂光环境下实现训练学习，更接近于人类的视觉感知系统的复杂性与预处理功能。但是在该项工作中光记忆及处理单元不能直接响应光刺激，需要额外的图像传感器将光信号转换成电信号并将其传递给神经形态芯片进行下一步信号处理。分立式的光感知与记忆系统不利于未来大规模集成。开发一种集传感、存储和处理功能于一体的多功能器件以实现更高效的人工视觉系统，是一个迫切的需求。
图11.基于h-BN/WSe2三端忆阻器的视觉系统
与分立式的光感知记忆系统相比，简单的双端光电阻器件能够直接感应并存储光信息，不仅降低了复杂度而且更利于低功耗与大规模器件集成的实现。Tan等[32]构建了ITO/CeO2-x/AlOy/Al光阻器件，将光的感知与记忆集成于一个器件，如图12（a）所示。通过CeO2-x/AlOy电子的俘获与释放调节将光信息转为电信息，实现不同波段光的感知并存储于器件单元中实现非挥发性存储，如图 12（b）所示。在该项工作中利用简单的双端器件实现了不同波段光的感知与记忆，减小了器件的复杂度，但是该项工作只是进行存储，并未进行相关信息的预处理。
图12.基于ITO/CeO2-y/AlOy/Al两端忆阻器的视觉系统
2019年，Zhou等[33]提出的Pd/MoOx/ITO双端光电阻存储器件（ORRAM），如图13（a）所示，不仅可以进行图像感知和记忆，而且实现了增强图像对比度和降低图像背景噪声等图像预处理功能，有效地提高了图像质量。该结构的ORRAM在不同光照条件下Mo离子6+和5+价态的转换率不同可以调控器件阻态，实现光可调可塑性突触（STP、LTP）模拟人脑的学习和记忆功能。构建的8×8简单阵列，实现了增强图像对比度和降低背景噪声的图像预处理功能，如图13（b）所示。在该项工作中ORRAM器件集图像感知、记忆与预处理为一体，具有简单的双端结构有利于未来的大规模器件集成。而且该器件是以神经信号方式感知信息并传递图形信息，具有光可调和时间依赖可塑性，更易于模拟人类的视觉感知系统。在该工作中，ORRAM器件进行的是紫外光的感知、记忆与预处理，但是实际上人类视觉感知系统需要处理的光信息却要复杂的多。
图13.基于Pd/MoOx/ITO两端光致忆阻器的视觉系统
随着人工视觉技术的发展，能够直接响应光刺激并且能够对视觉信息和感知数据进行临时存储和实时处理的光阻型随机存储器和光电子突触型器件逐渐成为未来人工视觉研究的热点。
3.气体感存算一体技术
人类通过嗅觉可以对气体的浓度、组成种类做出识别，进而影响我们判断气体是否危险或者是否令人愉悦。人类的嗅觉记忆开始于鼻腔内感受器接收气味信息 ，结束于大脑嗅觉皮层对气味信息的存储 ，多次的识别经验更有利于我们准确地判断。受人类嗅觉感知记忆系统的启发，将气体探测器和存储器集成在一起 ，可以模拟人类对气体信息的感知和记忆过程，实现人体嗅觉的仿生。Shulaker等[34]将100多万忆阻器与200多万CNT晶体管集成在一个芯片上，集气体感知、存储和计算为一体，构建了3D集成纳米系统。通过感知层、存储层、计算层及数据接口层四层堆叠构建了3D结构，每个单元包括两个CNT晶体管、一个RRAM以及一个Si基晶体管 ，整个芯片由超过一百万个重复单元构成，实现了7种气体氛围的感知 、数据存储以及数据原位分类识别 ，如图14（a）所示。在该项工作中，CNT晶体管可以感知周围气体，并将气体信息转化为电信号直接传递给RRAM存储器阵列层进行数据存储，Si基晶体管构成的接口模块对RRAM单元存储的数据进行放大及选通处理后传递给CNT晶体管计算层进行分类，CNT晶体管计算层将接收的信息与之前训练学习的片下数据进行对比，从而识别出所检测的气体种类。如图14（b）所示，3D集成的纳米系统可以进行7种气体的准确分类识别。在此项工作中采用了CNT晶体管新兴纳米技术，有利于节能高密度数据存储的实现，是迄今为止最复杂的纳米电子系统。但是，在此项工作中有多种气体（酒精、白酒、伏特加）响应差距比较小，需要放大器进行信号放大才使计算层足以进行计算分类识别，这无疑会增加结构的复杂度。
图14.基于3D集成结构的气体感知、记忆、分类纳米系统
4.感存算一体技术
发展思考目前，感存算一体架构的发展还处于起步阶段，有很多可供开拓和研究的分支领域，目前的研究工作比较少而且比较简单，所制备的器件大多是处于单元器件（或分立式的器件阵列，尚未互连），还只是具备简单的感知存储一体化 ，或感知存储一体化加简单处理的阶段 ，尚未形成真正意义的感存算一体化。但忆阻器存算一体器件相关研究已相对较为成熟，通过解决忆阻器存算一体器件与微纳传感器的高密度三维集成工艺。模拟信号匹配等关键技术后，基于忆阻器的感存算一体技术将进入快速发展阶段。本文从器件性能、阵列集成和电路系统架构3个方面进行展望与思考。
第一，器件性能方面。目前的感存算一体器件的研究工作多是基于模拟某一种感官和简单处理，如触觉、视觉、嗅觉等，处理能力十分有限。但是实际上人类的感知记忆系统所处的外界环境更为复杂，在极小的感受单元上可以同时感知触觉、痛觉、温度，可以同时感知外界的压力和不同温度并进行信息处理，因此，发展多感知融合和多元化处理功能的器件体系，减小与应用需求的差距，是面向未来应用的热门方向。
第二，大规模集成方面。目前的大部分研究都只是基于分立式器件单元的简单阵列，规模较小而且没有实现器件单元之间的互连，无法发挥集成阵列高效并行运算的优势。通过解决跨工艺的集成技术问题，发展可靠的三维集成技术，是未来大规模集成感存算一体运算的重要基础。
第三，外围控制电路架构方面。通过感存算一体器件对感知信息进行简单预处理后还需配合搭建系统级架构进行更为复杂的信息处理，才能够具有接近实际应用的处理能力，目前关于这方面的研究工作还比较初级，未来需要深入研究感存算一体信息处理架构、任务调度与分工协作等策略。
本文由“壹伴编辑器”提供技术支持
文献引用：
李锟,曹荣荣,孙毅,等.基于忆阻器的感存算一体技术研究进展[J].微纳电子与智能制造, 2019, 1(4): 87-102.
LI Kun, CAO Rongrong, SUN Yi, et al. Research progress on the fused technology of sensing, storage and computing based on memristor[J]. Micro/nano Electronics and Intelligent Manufacturing, 2019, 1(4): 87-102.
《微纳电子与智能制造》刊号：CN10-1594/TN
主管单位：北京电子控股有限责任公司
主办单位：北京市电子科技科技情报研究所
北京方略信息科技有限公司
投稿邮箱：tougao@mneim.org.cn（网站：www.mneim.org.cn）
参考文献:
[1]MOORE G E. Cramming more components onto integrated circuits[J]. Proceedings of the IEEE, 1998, 86(1): 82-85.
[2]KAUTZ W H. Cellular logic-in-memory arrays[J]. IEEETransactions Computers, 1969, C 18(8): 719–727.
[3]CHUA L. Memristor-the missing circuit element[J]. IEEETransactions Circuit Theory, 1971, 18(5): 507-519.
[4]STRUKOV D B, SNIDER G S, STEWART D, et al. Themissing memristor found[J]. Nature, 2008, 453, (7191):80-83.
[5]CHOI B J, TORREZAN A C, STRACHAN J P, et al.High- speed and low- energy nitride memristors[J]. Advanced Functional Materials, 2016, 26(29): 5290-5296.
[6]PI S, LI C, JIANG H, et al. Memristor crossbar arrayswith 6- nm half- pitch and 2- nm critical dimension[J].Nat. Nanotechnol., 2019, 14(1): 35-39.
[7]HU M, STRACHAN J P, LI Z, et al. Dot-product engineas computing memory to accelerate machine learning algorithms[C]// ISQED, 2016: 374-379.
[8]DU C, CAI F, ZIDAN M A, et al. Reservoir computingusing dynamic memristors for temporal information processing[J]. Nature Communictaions, 2017, 8(1): 2204.
[9]GOVOREANU B, KAR G S, CHEN Y, et al. 10×10nm2Hf/HfOx crossbar resistive RAM with excellent performance, reliability and low- energy operation[C]// IEEEInt. Electron. Devices Meet., 2012: 31.36.31
[10] LINN E, ROSEZIN R, TAPPERTZHOFEN S, et al. Beyond von neumannlogic operations in passive crossbararrays alongside memory operations[J]. Nanotechnology,2012, 23(30): 305205.
[11]NIKONOV D E, YOUNG I A. Overview of beyondCMOS devices and a uniform methodology for theirbenchmarking[J]. Proceedings of the IEEE, 2013, 101(12): 2498-2533.
[12]GAO L, ALIBART F, STRUKOV D. ProgrammableCMOS/memristor threshold logic[J]. IEEE TransactionNanotechnology, 2013, 12 (2): 115-119.
[13]JAMES A P, FRANCIS L R V J, KUMAR D. Resistivethreshold logic[J]. IEEE Transactions on Very LargeScale Integration, 2013, 22(1): 190-195.
[14]BORGHETTI J, SNIDER G S, KUEKES P J, et al.'Memristive' switches enable 'Stateful' logic operationsvia material implication[J]. Nature, 2010, 464, (7290)：873-876.
[15]JEONG D S, KIM K M, KIM S, et al. Neuromorphiccomputing: memristors for energy-efficient new computing paradigms[J]. Advanced Electronic Materials, 2016, 2(9): 1600090.
[16]REUBEN J, BEN-HUR R, WALD N, et al. Memristivelogic: a framework for evaluation and comparison[C]//PATMOS, 2017.
[17]BALATTI S, AMBROGIO S, WANG Z, et al. Voltagecontrolled cycling endurance of HfOx- based resistiveswitching memory[J]. IEEE Transactions on ElectronicDevices, 2015, 62(10): 3365-3372.
[18]HOROWITZ M. Computing's energy problem[C]// IEEEISSCC, 2014.
[19] CLARK L T, VASHISHTHA V, SHIFREN L, et al.ASAP7: A 7- nm FinFET predictive process design kit[J]. Microelectronics Journals, 2016, 53: 105-115.
[20] PREZIOSO M, MERRIKH- BAYAT F, HOSKINS B D,et al. Training and operation of an integrated neuromor-phic network based on metal- oxide memristors[J]. Nature, 2015, 521(7550): 61-64.
[21] COVI E, BRIVIO S, SERB A, et al. Analog memristivesynapse in spiking networks implementing unsupervisedlearning[J]. Frontiers Neuroscience, 2016, 10: 482.
[22] YAO P, WU H, GAO B, et al. Face classification usingelectronic synapses[J]. Nature Communications, 2017, 8:15199.
[23] WALCZYK D, WALCZYK C, SCHROEDER T, et al.Resistive switching characteristics of CMOS embeddedHfO2- based 1T1R cells[J]. Microelectronic Engineering,2011, 88(7): 1133-1135.
[24] PANG Y, GAO B, WU D, et al. A reconfigurable RRAMphysically unclonable function utilizing post-process randomness source with <6×10- 6 Native bit error rate[C]//ISSCC, 2019.
[25] XUE C X, CHEN W H, LIU J S, et al. A 1Mb multibitReRAM computing-in-memory macro with 14.6ns parallel MAC computing time for CNN based AI edge processors[C]// ISSCC, 2019, 24.21. [26] YOON J H, WANG Z, KIM K M, et al. An artificial nociceptor based on a diffusive memristor[J]. Nature Communications, 2018, 9(1): 417.
[27] ZHU B, WANG H, LIU Y, et al. Skin- inspired hapticmemory arrays with an electrically reconfigurable architecture[J]. Advanced Materials, 2016, 28(8): 1559-1566. [28] KIM Y, CHORTOS A, XU W, et al. A bioinspired flexible organic artificial afferent nerve[J]. Science, 2018, 360(6392): 998.
[29] WAN C, CAI P, WANG M, et al. Artificial sensory memory[J]. Advanced Materials, 2019, 1902434.
[30] CHEN S, LOU Z, CHEN D, et al. An artificial flexiblevisual memory system based on an UV-motivated memristor[J]. Advanced Materials, 2018, 30(7): 1705400.
[31] SEO S, JO S H, KIM S, et al. Artificial optic-neural synapse for colored and color-mixed pattern recognition[J].Nature Communications, 2018, 9(1): 5106.
[32] TAN H, LIU G, ZHU X, et al. An optoelectronic resistive switching memory with integrated demodulatingand arithmetic functions[J]. Advanced Materials, 2015,27(17): 2797-2803.
[33] ZHOU F, ZHOU Z, CHEN J, et al. Optoelectronic resistive random access memory for neuromorphic visionsensors[J]. Nature Nanotechnology, 2019, 14(8): 776-782.
[34] SHULAKER M M, HILLS G, PARK R S, et al. Three-dimensional integration of nanotechnologies for computing and data storage on a single chip[J]. Nature, 2017,547 (7661): 74-78.
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2494期内容，欢迎关注。
推荐阅读
半导体行业观察
『半导体第一垂直媒体』
实时 专业 原创 深度
识别二维码，回复下方关键词，阅读更多
存储｜晶圆｜光刻｜FPGA｜并购｜Marvell｜华为｜功率半导体
回复 投稿，看《如何成为“半导体行业观察”的一员 》
回复 搜索，还能轻松找到其他你感兴趣的文章！
京公网安备 11010802033920号