瑞萨电子首创PCIe 6.0时钟解决方案，助力开启高性能计算新时代
自2003年推出以来，PCI Express（简称PCIe）已经成为全球应用最广泛的高性能外设接口之一，它的到来本质上是为了解决PCI、PCI-X和AGP的速率和噪声问题。
与PCI、PCI-X和AGP的总线结构不同，PCIe作为南桥的扩展总线，采用的是点对点的串行结构，这意味着PCIe在物理上只能连接一个设备，通过使用差分信号传输信息。这种串行结构带来的好处是原来的半双工通信顺理成章地升级为全双工，同时相同内容通过一正一反的镜像模式传输，噪声干扰可以很快被发现和纠正，于是传输频率也得到了大幅提升（并行传输时，并行线间的噪声干扰会随着传输速率的提升而变大，直至不可跨越），传输速率也就上来了。
图 | PCIe位置示意图
当然，需求总是不断变化的，为了进一步提升传输速率，PCIe也经历了多次迭代。从技术的角度来看，PCIe 6.0是PCIe问世以来变化最大的一次演进，与前面几代相比，PCIe 6.0采用PAM4四电平脉冲幅度调制，数据传输速率增长至64GT/s，实现了跨代翻倍的目标。
那么，是什么驱动了PCIe标准跨入6.0时代？众所周知，随着5G技术的普及，物联网将进入爆发阶段，伴随而来的是海量数据的产生。如何更好地存储、传输与处理数据将成为未来的挑战之一，而对于数据中心/云计算、网络和高速工业等需要低延迟、高带宽的应用场景来说，PCIe 6.0是信息传输环节未雨绸缪的布局。
图 | 三种基本的PCIe参考时钟架构
近期，瑞萨电子推出的11款全新PCIe Gen6时钟缓冲器RC190xx和4款全新PCIe Gen6多路复用器RC192xx，极低的附加抖动性能，仅为4fs RMS。低抖动9SQ440、9FGV1002和9FGV1006时钟发生器，以及众多的模拟和电源产品相搭配，可以为客户提供完整的PCIe Gen6时钟解决方案，更好地支持数据中心、高性能计算以及高速工业等更高性能的系统。
对PCIe抖动规格有兴趣的读者可以查看下方相关视频：PCIe3.0-PCIe6.0内部抖动滤波器与12k-20MHz抖动滤波器的比较。
瑞萨提供了非常完整的时钟解决方案，以及免费的时钟树设计服务，内部专家可协助用户从头开始构建新的时钟树并评估和改进现有的时钟树设计，让用户可以一次找到并满足整个系统对时钟的需求。
瑞萨为客户需求精心优化的PCI Express时钟解决方案组合，将满足每种应用需求的不同性能水平、BOM成本和板级空间要求，助力客户解决无线基础设施、网络、数据中心和消费电子应用中的计时挑战，更快更好地开发出下一代高性能系统，占得市场先机。
1
END
1
京公网安备 11010802033920号