Xilinx 赛灵思

文章数:1077 被阅读:1326621

推荐内容
账号入驻

软件更新:Vivado 2019.1 现已开放下载

最新更新时间:2019-06-06
    阅读数:
 

Vivado 概述

Vivado Design Suite 可提供通过新一代 C/C++ 及 IP 设计实现超高生产力的新方法。下载最新 UltraFast™ 高层次生产力设计方法指南,实现比用传统方法提升 10~15 倍的生产力。Vivado HLx 版本:

  • Vivado HL Design Edition: 包括 部分重配置和 Vivado 高层次综合

  • Vivado HL System Edition:Design Edition 的所有特性加上 DSP 的系统生成器

  • Vivado HL WebPACK™ Edition:器件有限的免费 Vivado HL Design Edition 版本

  • Vivado 实验室版 : 外形更小巧,易于在实验环境中安装,包括全面 Design Edition 的全可编程及调试功能


最新功能

  • 器件支持

  • 航天级 Kintex UltraScale:- XQRKU060

  • XA Kintex-7:- XA7K160T

  • Virtex UltraScale+ HBM(-3 速度级):- XCVU31P、XCVU33P、XCVU35P、XCVU37P

  • Vivado 功能更新

  • 基于命令行的 Web 安装程序

  • 增强的 VHDL2008 综合构造支持

  • 第三方电路板的集成型 GitHub 下载

  • 拥塞指标、改进的 QOR 建议,以及一般性 SSI QOR 改进

  • 增强的调试功能:IBERT GTM、RF 分析仪、HBM 监控器及总线图查看

  • IP 子系统/内核更新

  • 最新 50G RS-FEC(544、514):用于 5G 无线应用的最新 FEC (2x26G) NRZ,在添加外部 bitmux 芯片时,可实现 PAM-4 应用

  • 集成型 UltraScale/UltraScale+ 100G 以太网子系统:全新可选 AXI 数据总线接口支持基于标准的接口

  • 10G/25G 以太网子系统、40G/50G 以太网子系统、集成型 UltraScale/UltraScale+ 100G 以太网子系统、USXGMII、1G/10G/25G 以太网交换子系统:通过基于所选特性创建统计逻辑,实现尺寸优化的统计计数器

  • 视频与影像 IP:视频处理内核新增对 8K30 分辨率的支持,视频混频器增加 16 层混合,而帧缓冲器则新增对 12 和 16bpc 的支持

  • SmartConnect:提高了面积效率、特别适合小型配置和 AXILite 端点

  • AXI Bram 控制器:改善了单拍事务处理的性能。可配置的读取时延,适用于紧密的时间间隔。

配套资源



UG949:UltraFAST 设计方法中文指南 (适用于 Vivado Design Suite)

长按识别二维码开始下载

UG1197:UltraFast 高层次生产力设计方法 中文指南

长按识别二维码开始下载


下载 Vivado 2019.1

请点击 “阅读原文”


赛灵思公众号

打造灵活应变,万物智能的世界

长按二维码关注我们


 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: TI培训

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved