Cirrus Logic推出具有优质音频性能、设计简易的数模音频转换器

2006-11-14来源: 电子工程世界关键字:时钟  CS4350  锁相

     CS4350具备24位分辨率,可提供高音频质量


  2006
1114日,北京讯:Cirrus Logic公司(纳斯达克代码:CRUS)推出可提供高音频质量且设计简单的完整立体声音频数模转换器CS4350。该产品基于片上锁相环(PLL)的主时钟可提供24位的分辨率、高达216 kHz的采样率和108 dB的动态范围。凭借其片上PLLCS4350成为音频相关系统时钟应用的理想之选,包括机顶盒、数字电视、个人录像机、DVD播放器和刻录机、音频/视频接收机,以及主机设备、信息通信和车娱乐系统等汽车应用

  
CS4350采用先进的多位-∑架构,可提供卓越的动态范围和改善的带外噪声性能。通过集成PLLCS4350无需通过同步进入的左-右时钟信号将外部主时钟连接到电路板,这不同于视频时钟或其他高速时钟源。因此,CS4350可以大幅降低干扰及时钟抖动灵敏度。该功能有助于系统设计者开发性能极高和设计简单的数模转换器。

  
Cirrus Logic公司副总裁兼总经理Jason Rhode表示:片上PLL意味着OEM厂商可以更加简便地开发具有高质量音频却无需外部时钟元件的产品。许多竞争厂商都只是将PLL集成到数模转换器,但由于还是连接高速视频时钟,在最大限度地降低高速时钟造成的系统噪声方面,设计人员仍面临着挑战。

  
为了进一步简化产品设计,汽车采样率检测等专有技术需要在适当的工作模式下对每个器件进行配置。此外Cirrus LogicPopGuard?专利技术也可用来抑制噼啪和咔嗒声,这些噪声通常与功率循环有关。CS4350支持所有标准的PCM音频接口及TDM接口格式,使菊链可连接多达4CS4350,在一个数据流上接收8声道的数字音频。单端或微分输出架构可提供更多设计灵活性。


关于
Cirrus Logic公司

  
Cirrus Logic面对广泛的家用和工业用市场研发高精度、模拟类型丰富的混合信号集成电路产品。以其品种繁多的模拟混合信号专利产品为基础,Cirrus Logic公司为家用商用音频、车载娱乐系统以及工业产品应用提供最优化的产品公司总部位于美国德克萨斯州奥斯汀市,并在科罗拉多州、欧洲、日本以及亚洲等其它国家设有分支机构。详情请访问www.cirrus.com


Cirrus Logic
Cirrus Logic 公司的注册商标。本文中涉及的其它产品名称均隶属于相关公司。

关键字:时钟  CS4350  锁相

编辑: 引用地址:https://news.eeworld.com.cn/newproducts/analog/200611/7000.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:单端口以太网供电控制器简化 PSE 设计
下一篇:16位、8通道ADC具有可编程输入范围和高达±25V 的故障保护

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

秉火429笔记之八 RCC时钟

1. RCC 作用概述RCC :reset clock control 复位和时钟控制器。设置系统时钟SYSCLK、设置AHB分频因子(决定HCLK等于多少)、设置APB2分频因子(决定PCLK2等于多少)、设置APB1分频因子(决定PCLK1等于多少)、设置各个外设的分频因子;控制AHB、APB2和APB1这三条总线时钟的开启、控制每个外设的时钟的开启。对于SYSCLK、HCLK、PCLK2、PCLK1这四个时钟的配置一般是:HCLK = SYSCLK=PLLCLK = 180M,PCLK1=HCLK/2 = 90M,PCLK1=HCLK/4 = 45M。如果需要使用USB,HCLK=168M为宜。2. RCC框图剖析—时钟
发表于 2019-09-12
秉火429笔记之八 RCC时钟

关于STM32f103 SPI时钟速度的问题

STM32f103 中APB1的最高频率是36MHz,APB2的最高频率是72MHz,而PCLK1和PCLK2一般也默认配置为其最高工作频率36M和72M。如下图(STM32F10xx_参考手册(第7版) 第46页)时钟树所示:SPI1时钟由APB2时钟分频而来,可以选择2、4、8、16、32、64、128、256这几个分频系数。而手册规定STM32的SPI时钟最快是18MHz。对于STM32F103的SPI1接口时钟,由72M的PCLK2分频得到,所以分配系数大于等于4(72M/4 = 18M)。对于STM32F103的SPI2/SPI3接口时钟,由36M的PCLK1分频得到,所以分配系数大于等于2(36M/2 = 18M
发表于 2019-09-12
关于STM32f103 SPI时钟速度的问题

STM32F4 (7) Systemlinit时钟系统初始化函数剖析

开始我们今天的内容,今天主要讲解systeminit  ,参考《STM32中文参考手册》、STM32库函数开发回顾一下上一讲有五个的时钟来源    1.LSI 低速的内部时钟2.LSE 低速的外部时钟3HSI 高速的内部时钟4PLLCLK 通过锁相环5  HSE高速的外部时钟SYSCLK 系统时钟,他的主要来源有1HSI   2HSE   3PLLCLK,大部分情况都是用PLLCLK,应为F4芯片可以跑到168Mhz,PLLCLK主要来自主PLLCLK的锁相环,时钟 法人计算方法 之前已经说过,主PLLCLK的锁相环可以选择HSI、HSE
发表于 2019-09-09
STM32F4 (7) Systemlinit时钟系统初始化函数剖析

STM32(6) STM32时钟系统精讲(正点原子)

讲解内容:时钟系统框图时钟配置相关函数参考资料  《STM32F4开发指南库函数版本》4.3小节STM32F4时钟系统 《STM32F4中文参考手册》第六章 复位和时钟系统先看开发指南4.3小节的时钟树 时钟框图在中文参考手册的6.2小节,STM32的时钟系统还是很复杂的,为什么ARM的时钟系统要做的这么复杂,采用 多时钟源, 时钟频率越高功耗 越高。F4与F1类似也有5个时钟来源 1  LSIRC  低速 的内部时钟2   LSEOSC 低速的外部时钟3  HSIRC 高速的内部时钟4  PLLCLK 锁相环时钟输出5 
发表于 2019-09-09
STM32(6) STM32时钟系统精讲(正点原子)

[正点原子]STM32开发板F103 第41讲 RTC实时时钟备份区域BKP原理

RTC模块与 时钟配置系统在后备区域,在复位时候不会被清除(框图: 中文参考手册)如何使用RTC实现时钟?RTCCLKRTC的时钟有几个来源有三种  32.768khz  8Mhz  40khzRTC_PRL是自动重装载寄存器RTC_DIV 预分频余数寄存器 RTC_DIV的作用就是  可以提供一个更加精确的时钟,时钟开启之后会给RTC_PRL写一个值(比如100),那么RTCCLK就会被 /100 之后得到 TR_CLK。 TR_CLK的一个周期有100个  RTCCLK ,RTC_DIV在你装载之后它的值就是100,他在 RTCCLK的控制下每一个时钟  减
发表于 2019-09-09
[正点原子]STM32开发板F103 第41讲 RTC实时时钟备份区域BKP原理

STM32F030F4P6单片机由外部时钟改为内部时钟

static void SetSysClock(void){  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;    /* SYSCLK, HCLK, PCLK configuration ----------------------------------------*/  /* Enable HSE */    //  RCC->CR |= ((uint32_t)RCC_CR_HSEON);//使用外部8M时钟 RCC->CR |= ((uint32_t
发表于 2019-09-09
STM32F030F4P6单片机由外部时钟改为内部时钟

小广播

换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved