ADI公司带2.8 GHz VCO的14通道时钟发生器在单芯片中提供全部关键的定时功能

2006-11-28来源: 电子工程世界关键字:相位  噪声  AD9516

——新的时钟IC具有低抖动、高集成度特性,提高了系统的可靠性并且降低了成本。


美国模拟器件公司(
Analog Devices, Inc.,纽约证券交易所代码: ADI),全球领先的高性能信号处理解决方案供应商,今日在马萨诸塞州诺伍德市(Norwood, Mass.)发布业界首款将低相位噪声时钟发生和小于1 ps 低抖动14通道时钟分配功能集成在一起的时钟集成电路(IC)。AD9516系列集成了一个整数N分频的频率合成器、两个参考输入端、一个压控振荡器(VCO)、可编程驱动器、可调延迟线和14个时钟驱动器,包括LVPECL, LVDSCMOS输出。AD9516具有的这种高集成度可取代几颗芯片,而且它与现有解决方案相比能使设计工程师节省时钟部分所需要的印制电路板(PCB)面积和原材料清单(BOM)成本50%以上。另外,在片内集成VCO大大降低了与分立振荡器故障相关的风险,从而提高了总的系统可靠性。AD9516高集成度和性能的结合非常适合许多应用,例如无线和有线基础设施、光网络,WiMAX基站、医学图像处理、自动测试设备和其它的仪器仪表,这些应用在时钟路径中都要求低相位噪声和低抖动。


全球对通信业务的需求持续增长,而制造商必需不断减小尺寸、降低设备的成本,同时还要保证高标准的服务和质量。”ADI公司高速信号处理部产品线总监Kevin Kattmann先生说。对于那些与无线基站、光网络和电信应用打交道的设计工程师来说,内置VCO避免了大量的分立振荡器,而且14个输出通道一般都能提供收发器或线路卡所需的所有时钟,从而简化了PCB面积问题,并且降低了系统成本。


AD9516
5种版本,每种版本支持一种具体的频率范围。在高频端,AD9516-0包含了一个频率范围为2.60 GHz2.95 GHz VCO,。其它版本的器件覆盖了较低的频段,最低的是AD9516-4,其VCO频率范围为1.50 GHz1.90 GHzAD9516系列的每款器件都可以配合频率高达2.4 GHz的外部振荡器使用。每款器件都具有6LVPECL输出,工作频率可高达VCO最大速率,还有4个或8个输出端可用来设置LVDS(最多4路输出)或者CMOS(最多8路输出)的幅度。在LVDS模式下,输出工作频率达1 GHz,在CMOS模式下输出工作频率为250 MHz


封装、供货与报价


AD9516-0/1/2/3/4
器件都采用9 mm×9 mm64引脚LFCSP封装(引脚架构芯片级封装),并且万片订量报价为10.75美元/片。它们现在都可提供产品样片,预计将于200612开始量产。AD9516非常适合为ADI公司的高速模数转换器(ADC)和数模转换器(DAC)、以及该公司的直接数字频率合成器(DDS)产品和嵌入式处理器提供时钟。欲获知更多信息,请访问:www.analog.com/pr/AD9516


      


关于
ADI公司


美国模拟器件公司(
Analog Devices, Inc.,纽约证券交易所代码:ADI ,公司网站:www.analog.com)将技术创新、性能超群和质量卓越作为企业的文化支柱,在此基础上已成长为该技术领域历史最悠久、增长速度最快的公司之一。ADI公司是业界公认的数据转换和信号调理技术全球领先供应商,拥有遍布世界各地的60,000客户,他们事实上代表了全部类型的电子设备制造商。ADI公司作为全球领先的高性能模拟集成电路(IC)制造商庆祝公司创建40周年,其产品广泛用于模拟信号和数字信号处理领域。公司总部设在美国马萨诸塞州诺伍德市,拥有员工约8,900人遍布世界各地。公司在马萨诸塞州、加利福尼亚州、北卡罗来纳州、爱尔兰和菲律宾都有制造厂。ADI公司的普通股票在纽约证券交易所以“ADI”名义上市,并被纳入标准普尔500指数(S&P 500 Index)。

关键字:相位  噪声  AD9516

编辑: 引用地址:https://news.eeworld.com.cn/newproducts/analog/200611/7207.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:纤巧、24 位、4 通道增量累加ADC具有校准的温度传感器和Easy Drive输入电流消除技术
下一篇:意法半导体(ST)推出新的带EEPROM和嵌入式晶体的实时时钟芯片

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

技术文章—采用分布式PLL系统评估相位噪声的方法

对于数字波束成形相控阵,要生成本地振荡器(LO) ,通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环,目前文献中还没有充分记录用于评估组合相位噪声性能的方法。在分布式系统中,共同噪声源是相关的,而分布式噪声源如果不相关,在 RF 信号组合时就会降低。对于系统中的大部分组件,这都可以非常直观地加以评估。对于锁相环,环路中的每个组件都有与之相关联的噪声传递函数,它们的贡献是控制环路以及任何频率转换的函数。这会在尝试评估组合相位噪声输出时增加复杂性。本文基于已知的锁相环建模方法,以及对相关和不相关贡献因素的评估,提出了跟踪不同频率偏移下的分布式PLL贡献的方法
发表于 2019-04-15
技术文章—采用分布式PLL系统评估相位噪声的方法

STM32 SPI通信时钟极性和相位设置

通过 SPI_CR1 寄存器中的 CPOL 和 CPHA 位,可以用软件选择四种可能的时序关系。 CPOL(时钟极性)位控制不传任何数据时的时钟电平状态。此位对主器件和从 器件都有作 用。如果复位 CPOL,SCK 引脚在空闲状态处于低电平。如果将 CPOL 置 1,SCK 引脚在 空闲状态处于高电平。如果将 CPHA(时钟相位)位置 1,则 SCK 引脚上的第二个边沿(如果复位 CPOL 位,则 为下降沿;如果将 CPOL 位置 1,则为上升沿)对 MSBit 采样。即,在第二个时钟边沿锁存 数据。如果复位 CPHA 位,则 SCK 引脚上的第一个边沿(如果将 CPOL 位置 1,则为下降 沿;如果复位 CPOL 位
发表于 2018-08-17

Stm32产生两路相位差为180度的pwm

由于上次用高级定时器产生的两路互补带死区的pwm信号不能满足应用需求。如标题所示需要的是两路相位差为180度的pwm信号,占空比和频率都是相同的,只是相位不同。仔细重读高级定时器的数据手册,发现产生的两路互补信号达不到这个要求。然后必然要考虑用两个通道产生了(两路互补属于一个通道)。仔细搜罗最终确定了两种发案可以实现,这两种方式具有异曲同工之妙但也有各自的不同。相同之处在于同采用定时器计数的中央对齐模式,不同就在于输出选择的模式不同(对TIM_CCMRX寄存器中OCXM位进行配置)。 下面待我一一详解。生成的波形图如下:方案一:定时器计数采用中央对齐模式,两路输出配置为pwm的输出比较模式。1)配置定时器的计数器为中间对齐计数
发表于 2018-06-29
Stm32产生两路相位差为180度的pwm

FM2822采用16引脚DIP封装,调光采用相位检测方案

FM2822是具有自主产权的可调光荧光灯电子镇流器专用集成电路(ASIC)。采用16引脚DIP封装,调光采用相位检测方案,通过改变脉宽和频率实现灯功率调节,从而改变灯亮度,达到节能目的。电路如下图所示,L1和C1、C2组成EMI滤波器,IC的⑨脚(G1)与(11)脚(G2)内部的栅极驱动器和外部变压器T1及半桥开关V1、V2等组成半桥逆变器电路,T2的初级电感L2-1和C13组成LC串联谐振电路,R12、R13、R14和D7、C12组成灯电压检测电路,T3、R16、R17与R18、R7分别组成灯电流相位采样和灯电流采样电路,R1、R2和R3、R4、RP1、C4组成调光电路。电路的工作原理如下:1.启动    在系统通电之后
发表于 2018-06-02

三个案例帮你彻底了解反馈电路中的相位补偿

,除了100KHz附近的开关纹波外,还有一个5K附近的正弦波基于5V附近波动,比如输出电压5V,实际则是在4.8~5.2V之间按5KHz的频率波动,当时很奇怪怎么产生这个波动的?以上三个案例是我碰到的,虽然前两个问题解决了,但是还留有困惑,随着自己对运放理解的深入,认识到这些问题的出现,都是跟相位有关,但是看很多运放方面的书,虽然告诉我们稳定的放大需要一个180度的负反馈,若相位在360度上,可能会引起振荡,这个还要取决于放大倍数,那么若反馈信号在270度呢?实际上,相位引起的问题并不是太多,我做技术这么多年,也就是碰到这么几个案例,但是看很多资料,比如PLL锁相环的滤波,开关电源的反馈,运放的一些参考电路,都写着需要相位补偿,实际中
发表于 2018-04-29

改进的DAC相位噪声测量以支持超低相位噪声DDS应用

这些高性能系统中的系统设计人员将选择超低相位噪声振荡器,并且从噪声角度来讲,信号链的目标就是使振荡器相位噪声曲线的恶化最小。这就要求对信号链上的各种元器件做残余或加性的相位噪声测量。 最近发布的高速数模转换器(DAC)产品对于频率转换阶段需要的任何LO的波形生成和频率创建都非常有吸引力。然而,雷达目标会挑战DAC相位噪声的性能。 图1. AD9164相位噪声的改进。 在本文中,我们将展示AD9164 DAC在10KHz 频偏处超过10dB的改进 的测量结果。改进如图1所示,并且我们将会讨论如何通过结合电源稳压器选择和测试设置改进来达到这一结果。 相位噪声定义 相位噪声是周期信
发表于 2018-03-31
改进的DAC相位噪声测量以支持超低相位噪声DDS应用

小广播

热门活动
换一批
更多
更多每日新闻

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved