Actel创新的SmartDesign功能可简化系统级设计

2007-06-20来源: 电子工程世界关键字:输入  FPGA  功耗

Libero集成设计环境扩展对多个低功耗电源管理FPGA系列的支持

Actel公司为履行其提供和支持高功效解决方案的承诺,全面提升了其Libero集成设计环境 (IDE) 的效能,进一步简化采用其现场可编程门阵列 (FPGA) 产品进行系统级设计的过程。Actel的Libero IDE v8.0现备有名为SmartDesign的全新设计输入项目功能,可让用户在更高的抽象层面完成设计,大大缩短FPGA的设计和开发时间,从而加快客户产品的面市。升级的工具套件支持Actel所有FPGA产品,包括以 Flash 为基础的低功耗ProASIC3和静态功耗仅为5μW的IGLOO FPGA,以及混合信号电源管理FPGA,即单芯片Fusion PSC (可编程系统芯片)。

SmartDesign 是Libero IDE v8.0的一个关键功能,可让用户以图形化方式创建,然后自动抽象出各种基于构件的系统设计并转换成已完成综合 (synthesis-ready) 的VHDL或Verilog部件。这种以图形化方式实现的构件设计输入项目功能支持Actel丰富的DirectCore 和SmartGen IP核库中的各种预制构件,同时也支持采用HDL或 Synplify DSP生成的用户定制构件,以及用Actel的CoreConsole工具生成的处理器子系统。

Actel产品市场拓展副总裁Rich Brossart称:“Libero以其精确且易于使用的SmartPower功耗分析工具取胜,能协助设计人员应对越来越严格的功耗要求。Libero IDE v8.0工具套件的增强功能代表了我们简化设计和支持高功效应用的最新创新成果。无论用户正在设计ARM处理器、基于Fusion技术的子系统还是使用我们的低功耗IGLOO 器件来设计便携式应用,配有SmartDesign的Libero IDE v8.0均可加快其设计过程,为用户提供能‘正确构建’的保证。”

基于SmartDesign构件的系统级设计环境

创新的SmartDesign具有输入源文件部件的功能,比如将SmartGen和 CoreConsole配置的IP核和处理器核、HDL模块、Actel提供的宏单元,以及Libero生成的构件能以图形化方式组合在一起,并以模块化视图显示在构件视图中的白板“画布” (canvas) 上。SmartDesign提供名为“catalog”的列表功能,能够列出广泛的IP核、宏、HDL模板,以及总线接口;让用户选择所需的元素,然后拖放到“画布”中。因此,SmartDesign利用现有设计的可重用性,为将来采用System Verilog语言、DSP、混合软件/硬件模块来实现的模块化设计铺路。

除了采用SmartDesign设计外,还可通过“SmartGuide”功能为用户建议与设计相配的兼容总线和IP核,这项功能也可用作设计规则检查,确保构建的连接正确。当设计完成后,将生成出已进行综合的HDL源代码文件。由于许多连接都由 SmartDesign中的SmartConnect 功能自动完成,因此Libero IDE v8.0能够为设计人员节省时间和减少错误。

新功能简化Fusion电源管理设计

Libero IDE v8.0加入了升级的FlashPro 6.0软件,为Actel屡获殊荣的混合信号FPGA系列产品Fusion带来额外的支持。配合使用FlashPro 编程器,新版的IDE 软件能够进一步简化Actel的 IGLOO/e、ProASIC3和 Actel Fusion器件的编程。FlashPro中名为FlashPoint的新增功能允许用户独立于Libero 或Designer来修改和编辑FlashROM的安全设置,从而增强设计修改的灵活性。这样,用户就不必通过综合重新运行设计,也省去了布局布线和程序文件生成的工序,大大地缩短了总体的设计时间。

对于Fusion产品,FlashPro的FlashPoint功能可进一步支持用户对Fusion内嵌 Flash 存储器的独立编程。用户可高效地重新编程存储在内嵌 Flash 存储器的电源管理的模拟参数和系统代码。

供货

Actel Libero IDE 8.0 Platinum (白金) 版本可运行于Windows和Linux平台上;受限制功能的 Gold (黄金) 版本则供用户免费在Windows平台上使用。所有版本均提供一年期可更新的使用许可证。要了解有关产品的价格详情,请与Actel联系。

关于 Actel

Actel Corporation 是单芯片FPGA解决方案的领导性厂商。该公司于1985年成立,全球雇员超过 550 人。Actel于纽约纳斯达克交易所 (NASDAQ) 上市,代号ACTL。Actel 在上海、香港、台北、东京和首尔设有办事处,并在中国大陆和亚洲主要城市建立了完善的分销商网络。查询更多信息,请访问Actel 的网站:www.actel.com.cn

关键字:输入  FPGA  功耗

编辑: 引用地址:https://news.eeworld.com.cn/newproducts/eda/200706/14248.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:意法半导体(ST)公布下一代低功耗45nm CMOS设计平台
下一篇:门槛更低价格更灵活 Synopsys推出中国市场特别版IP及业务模式

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

语音输入技术会在5G时代中占据重要的地位

美国投资机构Mangrove Capital Partners本周发布了“语音:欢迎下一代的颠覆者”的2019“语音技术报告”,这份报告总结了目前语音输入的发展,预测了语音输入将会在即将到来的5G时代中占据重要的地位。键盘或许在未来的5到10年内基本消亡。报告中指出,在经过多年使用键盘输入和触控手势输入之后,我们正回归到最开始的“用户界面”:语音。和文字以及触控手势输入不同,语音基本没有学习成本,随着语音识别(语音转文字)和自然语言处理(识别文本中的指令)两方面都获得了相当大的进步,语音输入不再是指令式而更像是自然语言的交流。与人工智能一起,语音技术将会在根本上改变人与机器的关系。报告中同样指出,在随后5G商用的逐步推进,5G网络
发表于 2019-09-12
语音输入技术会在5G时代中占据重要的地位

STM32定时器 输入捕获实现双边沿检测

STM32的定时器有输入捕获功能,在STM32F10x_tim.h中对于TIM_Input_Capture_Polarity有如下定义#define  TIM_ICPolarity_Rising             ((uint16_t)0x0000)#define  TIM_ICPolarity_Falling            ((uint16_t)0x0002)#define  TIM_ICPolarity_BothEdge   
发表于 2019-09-06

XP Power推出坚固外壳的超宽输入6/10W电源模块

XP Power正式宣布推出两款超宽输入范围的机板和DIN轨道安装DC-DC转换器,可简单快速的安装于各类工业和通讯应用。 DTE06和DTE10 DC-DC转换器提供6W和10W功率,并提供4:1的输入范围,为波动的电源提供广泛的公差。这两款产品的额定输入分别为12/24VDC和24/48VDC,覆盖9.0VDC和75.0VDC之间的输入。 该产品为机板安装型和螺丝终端,可提供简单,省时的安装和连接。还可选DIN导轨安装型,可在控制柜和家用消费单元中使用。电源良好的LED指示灯提供正确操作的一目了然确认。 该产品通过IEC/UL/CUL 62368-1安规认证,并在电源和负载之间提供3.0k VDC
发表于 2019-09-05
XP Power推出坚固外壳的超宽输入6/10W电源模块

STM32输入捕获(一)

今天,就参照芯片的数据手册,来编写程序,实现输入捕获功能,首先看一下输入捕获的实现原理:(这里只拿通道1为例,其他通道与之类似)首先来看这张图(图中的U代表更新事件,UI表示可以产生更新条件)蓝色框出的部分就是一条完整的输入捕获通道,红色画出的就是信号采集后的路径,而这只是一个粗略的路径,我们来看下一幅图:(蓝色方框标注的是相应的控制位)从上图可以很清晰的看出输入信号的流程:输入部分对相应的TI1输入信号采样(f_DTS是指采样频率),并产生一个滤波后的信号TI1F。然后,一个带极性选择的边缘检测器产生一个信号(TI1FP1),它可以作为从模式控制器的输入触发或者作为捕获控制。该信号通过预分频进入捕获寄存器(ICxPS)。先分析
发表于 2019-09-05
STM32输入捕获(一)

判断STM32 GPIO输入口的输入状态(高电平或低电平)

在学习STM32中的过程中,经常会遇到“高电平有效”,“低电平有效”等字眼,初看时很多时候就会从字面上理解,认为高电平有效的意思就是有效电平是高电平,低电平有效的意思就是有效电平是低电平的意思。而实际上,这样的理解是有误的。下面咱们以STM32的定时器中输出比较通道为例:这幅图实际上就是一个pwm波产生的过程,对定时器不了解的可以去查阅相关手册,现在我们先看图中标号1的输出模式控制器,这里模式是指pwm模式,他的意思就是可以通过配置寄存器TIMx_CCMR1的OC1M两位,来选择pwm的模式,但是关于模式选择,手册中有这样一句话:在向下计数时,一旦TIMx_CNT>TIMx_CCR1时通道1为无效电平(OC1REF=0),否则
发表于 2019-09-05
判断STM32 GPIO输入口的输入状态(高电平或低电平)

判断STM32 GPIO输入口的输入状态(高电平或低电平)

以PE2和PE4为例:① 判断单个端口是否为高电平:if(GPIOE->IDR& GPIO_IDR_IDR2){函数体;}当PE2端口为高电平时,if条件为真;当PE2口为低电平时,if条件为假; ② 判断单个端口是否为低电平:if((~GPIOE->IDR)& GPIO_IDR_IDR2){函数体;}分析:首先通过 &GPIO_IDR_IDR屏蔽掉PE2之外的其他PE口。当PE2为高电平时,GPIO-〉IDR的bit2为‘1’,取反后为‘0’,因此条件为假;当PE2为低电平时,GPIO-〉IDR的bit2为‘0’,取反后为‘1’,因此条件为真;通过此方法可以同时判断PE2或PE4(甚至
发表于 2019-09-05

小广播

换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved