最新FPGA容量达340K逻辑单元

2008-01-23来源: 电子工程世界关键字:乘法器  存储  编程  功耗  开发  系统  平台  容量

  Altera 65-nm Stratix® III系列的型号之一EP3SL340具有业界最大的340K逻辑单元(LE)容量,支持DDR3存储器,接口速率超过1067 Mbps,功耗在所有的大容量、高性能逻辑器件(PLD)中是最低的,主要应用于通信、计算机、存储以及军事和航空航天等领域。

  Stratix III EP3SL340 FPGA采用了Altera的可编程功耗技术,功耗降低了29%。器件的DDR3存储器接口速率超过1067Mbps,存储器性能比竞争FPGA方案高出33%。拥有340K  LE、17Mbits嵌入式存储器以及575个18 x 18乘法器。

  NXP半导体公司资深系统和应用工程师Heiko Ruhlemann评论说:“Altera的Stratix III FPGA系列满足了我们NXP原型开发平台对容量和性能的要求。投片之前,硬件和软件工程师利用我们的NXP原型开发平台在真实条件下对设计进行测试,降低了设计成本,缩短了产品面市时间。通过早期试用计划与Altera密切合作,我们能够将EP3SL340无缝集成到NXP原型开发平台中,因此,我们以及我们的客户都能够按进度进行开发,达到产品及时面市的目标。NXP和Philips的几个业务单元和业务线(消费生活方式、医疗和照明)均采用了NXP原型开发系统。”

  GiDEL总裁兼CTO Reuven Weintraub评论说:“客户可以充分利用EP3SL340 FPGA的340K LE这一优势,在我们的开发平台上进行ASIC原型和系统开发。我们最新的可配置算法加速系统以及下一代高端芯片系统验证平台之所以能够在业界首屈一指是借助了Stratix III FPGA的容量和性能优势。”

  Stratix III FPGA与Altera® Quartus® II设计软件相结合。

  Altera公司高端FPGA产品营销资深总监David Greenfield说:“Stratix III FPGA前所未有地同时实现了低功耗、高性能和大容量。340K-LE的供货清楚地展示了我们的技术领先优势,所交付的器件具有最快的存储器接口以及最好的系统性能,同时降低了总功耗,缩短了编译时间。我们的客户需要的是能够满足他们高端FPGA需求的FPGA方案,EP3SL340便是这样的解决方案。”

  Stratix III EP3SL340 FPGA现在面向客户批量发售。

关键字:乘法器  存储  编程  功耗  开发  系统  平台  容量

编辑:汤宏琳 引用地址:https://news.eeworld.com.cn/newproducts/fpgaandcpld/200801/article_17539.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:面向DSP优化的Virtex-5 SXT量产
下一篇:Stratix II GX FPGA提供50Gbps接口

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

msp430单片机硬件乘法器Hardware Multiplier

学习过430的朋友一定听说过硬件乘法器,那么它有什么用?首先,51单片机是不具备硬件乘法器的,低级的单片机大多没有Hardware Multiplier,对计算机了解的朋友应该都知道,CPU进行乘除运算要比一般的加减移位等运算更加耗时。像51单片机进行一次乘除运算就需要四个机器周期。硬件乘法器就是专门用于有符号/无符号乘法和乘累加运算的,傅里叶变换在计算机中实现就是进行乘累加的。它有两个16Bit的操作寄存器OP1,OP2。它可以支持16/8 * 16/8 bit的乘法运算。硬件乘法器并不是CPU的一部分,这意味着硬件乘法器可以独立于CPU进行工作。对硬件乘法器进行操作,用汇编语言更为直接,然而懂汇编语言的人不是很多。一般情况下
发表于 2019-09-06

基于矩阵乘法器的MP3音频解码系统的优化设计

0 引言MP3(MPEG Audio Layer 3)是一种以高保真为前提实现的高效压缩技术。MP3音频编码器复杂,压缩率很高,但其音色和音质还可以保持基本完整,因此该音频格式文件在计算机、网络和各种电子设备上都得到了广泛运用。由于MP3音频解码相对比较复杂,为了达到在控制成本的范围内实现快速解码的要求,提出了在SoC上通过增加矩阵乘法器运行快速的两个16点DCT算法,进一步提高MP3解码速度的可行性方案。1 MP3解码流程分析MP3解码的流程如图1所示,解码的主要过程包括同步处理、解帧头、解边带信息、解比例因子、Huffman解码、逆量化、频率线重排序、立体声处理、混叠重建、改进离散余弦逆变换(IMDCT)、频率倒置处理、子代
发表于 2018-02-19

黄畅:关注模型和认知模型使地平线乘法器利用率提到极致

完整,黄畅表示通过边缘学习,失败率会降低50%以上。“数据是处理器处理对象,计算是处理器处理的方法。数据和计算这两者深度耦合密不可分。”黄畅表示,“在目前主流的神经网络深度学习算法中,数据通常是以张量的形式进行组合,而整个预测和推导的过程是通过张量进行乘法和加法,最后通过必要的预算得到结果。这些张量通常来说大小不一,各式各样,如果我们只用固定的方式对它进行存储和处理,会造成数据通路堵塞。地平线打破了传统的乘法器的方式,而是配合高效的数据分发通路组合,更有效地支持弹性乘法阵列,从而使处理器能够处理各式各样的神经网络结构,从而提升存储、计算效率。”根据地平线给出的数据,在乘法器利用率上,目前已披露的各人工智能处理器的效率从30%至60
发表于 2017-12-21
黄畅:关注模型和认知模型使地平线乘法器利用率提到极致

基于绝热逻辑的低功耗乘法器电路设计方案

引起的消耗,并且每引进一次新的制造技术会导致漏电流20倍的增加,漏电流引起的消耗已经成为功率消耗的主要因素。目前降低功耗的方法主要有:减小电源电压、调整晶体管尺寸、采用并行和流水线的系统结构、利用睡眠模式、采用绝热逻辑电路等。其中,能量回收逻辑就是基于绝热计算发展起来的一种低功耗设计技术。这里简单介绍一种使用单相正弦电源时钟的能量回收逻辑,并用这种原理电路设计了一个两位的数字乘法器电路,与静态CMOS数字乘法器相比,这种能量回收乘法器能够大大降低功率消耗。 1 单相正弦电源时钟能量回收逻辑电路工作原理以反相器为例说明这种电路的工作原理,如图1所示。M1和M2的连接方式与传统的静态CMOS逻辑电路相似。不同的是电源不再是恒定不变
发表于 2017-08-14

STM32硬件乘法器——另与MSP430硬件乘法器区别

用过MSP430的人都知道,它是带有硬件乘法器的,可以设计进行简单的FFT计算,但是它是单独的模块,需要写入两个乘数,然后再到结果中取结果。而我们大多数时候根本就没必要去这么做,就当做51一样,软解乘法,很耗费时间。这2个MCU没有把乘法器内嵌到MCU内核MUL指令中。 而STM32包括各种使用Coretex M内核的处理器时真实的把硬件乘法器关联到MUL中了,所以你就和平时一样写乘法程序计算,实际上就是在调用乘法器。令人高兴的是,STM32能够进行单周期的乘除法,所以比软解乘除法要快几十倍呢。
发表于 2016-04-07

MSP430x54x学习笔记--硬件乘法器MPY

硬件乘法器MPY:(平台:MSP430F5418) ·16位乘法器使用方法:      1.无符号数相乘 result="n1"*n2。第一操作数n1(16位无符号)赋给MPY寄存器,第二操作数n2(16位无符号)赋给OP2寄存器,赋值完成后,结果result(32位无符号)就可以在RESLO(低16位)和RESHI(高165位)中读取。 代码如下:   MPY = n1;             
发表于 2015-08-20

小广播

换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved