瑞萨新一代“RX系列”微控制器

·        快速、高性能CPU——新型架构可实现200MHz的高速运行，每个时钟周期可以同时处理更多的指令：Dhrystone v2.1基准测得的结果为1.25MIPS/MHz。
该新型CPU采用了哈佛（Harvard）架构，可以提供独立的地址和数据通道，有助于实现一个周期内的指令执行和数据存取。这种单周期能力已通过现场使用瑞萨MCU进行了测试和验证。为了确保尽可能高的性能，瑞萨对该架构进行了严谨的设计和广泛的测试工作。因此，新型架构通过对寄存器、指令和地址模式的有效利用而进行了充分的优化。此外，它还有16个32位通用寄存器，有助于CPU处理所有可用寄存器的数据和地址。

·        片上浮点单元——为了实现先进的实时控制和多媒体应用，RX CPU集成了一些关键功能，如乘、加、除和乘/加算法。它还采用了一个用来处理多种数据类型的符合IEEE754的32位单精度浮点处理单元（FPU）。该FPU可缩短数据处理任务、循环次数所需的数学计算的计算时间，以及任何发生事件的响应时间，从而提高了实时性能。

·        非常高效的代码利用率——RX CPU内核有4GB的地址空间，可支持包括索引寄存器和后增量寄存器间接等十二种类型地址模式。新型CPU内核支持1至9个字节的字节单元可变长度执行指令。它可以将1或2个字节指令分配给最常用的功能。所有这些增强都可以编译较小程序存储空间的应用代码，从而降低了总系统成本。瑞萨预期，与现有器件相比，新型内核将提高百分之三十以上的代码效率。

·        低功耗——新开发的将用来制造RX架构MCU的90 nm工艺是一种低功耗、低漏电技术。当CPU处于全速运行状态时，逻辑和电路设计的改进有助于新型架构在激活模式下实现0.03mA/MHz或更低的功耗。

·        兼容性和可扩展性——为了向客户提供更高性能的MCU或其他可兼容器件的无缝升级路径，瑞萨计划为所有采用RX架构的器件提供一整套开发工具。新的工具链有望简化系统设计和应用代码的移植，因此客户可以用更少的时间完成新产品的开发。新的工具链包括一个可保证代码复用的C编译器，从而保护了客户在H8和M16C系列上的投资。

关键字：微控制器

编辑：吕海英 引用地址：https://news.eeworld.com.cn/newproducts/mcu/200803/article_17645.html

本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有，本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播，或不应无偿使用，请及时通过电子邮件或电话通知我们，以迅速采取适当措施，避免给双方造成不必要的经济损失。