Cadence技术支持国家863项目龙芯2E研发成功

中科院计算所采用Cadence Encounter数字IC设计平台，Virtuoso定制设计平台和Incisive 功能验证平台技术实现千兆性能

中国，北京-Cadence设计系统公司（纳斯达克代码：CDNS）10日宣布中国科学院计算技术研究所（以下简称中科院计算所）采用了Cadence公司的IC设计平台的部分工具，顺利完成“龙芯2E”成功出带并达到千兆性能指标。

中科院计算所创建于1956年，是中国第一个专门从事计算机科学技术综合性研究的学术机构，是中国计算机事业的摇篮。“十五”期间，中科院计算所在国家863计划支持下，继2002年研制成功龙芯1号处理器芯片后，近年分别研制成功龙芯2号的不同型号——龙芯2B、龙芯2C、龙芯2E，每个芯片的性能都是前一个芯片的3倍，实现了通用处理器设计的跨越式发展。作为我国实施863计划和知识创新工程的重大成果，中科院计算所此次研发的龙芯2E通用64位处理器是中国大陆地区首个采用90纳米设计技术的处理器，该处理器最高主频达到1.0 GHz。

中科院计算所在“龙芯2E”中采用了Cadence Encounter数字IC设计平台中的CeltIC NDC纳米延时分析器，Virtuoso Schematic Editor原理图编辑器, Virtuoso Analog Design Environment模拟设计环境、Virtuoso Layout Editor版图编辑器以及Incisive 功能验证平台中的NC Sim 多语言仿真环境。

“作为中国大陆第一款采用90纳米级技术设计的处理器，龙芯2E的成功离不开象Cadence这样的合作伙伴的大力支持。”中国科学院计算技术研究所研究员胡伟武表示，“我们将继续与Cadence公司密切的合作，在今后的设计中采用更多先进的纳米设计技术，从而提高龙芯系列芯片的性能，并同时降低其功耗与面积。”

Cadence CeltIC NDC纳米延时分析技术可以精确计算噪声对延时和功能的影响，从而在出带之前避免了潜在的噪声问题和致命的硅片错误。定制数字IC设计方法可在面积和功耗最小化的同时令性能最大化；但它需要一批有着极高技能水平的特定的工程师投入巨大的手工劳力。为了简化设计定制IC的工艺，需要精密的软件和流程方法以满足产品快速上市和快速量产的目标。Cadence Virtuoso定制设计平台为定制模拟、射频和混合信号IC提供了极其迅速而精确的设计方式。此外，NC-Sim在单一内核上实现了Verilog与VHDL混合语言的高性能集成仿真，并可平滑升级至更完备的Incisive功能验证平台。

Cadence全球副总裁兼亚太区总裁居龙表示：“我们很高兴能参与龙芯2E这样的国家级计划高端设计项目。863计划对中国的高科技产业发展具有重大意义和影响，能够参与支持863项目并为中国的集成电路产业发展添砖加瓦，既是Cadence的荣幸，也是Cadence先进技术实力的体现。Cadence一直致力于与中国政府和本土设计公司建立合作关系，成为中国集成电路产业不可或缺的设计伙伴是我们一如既往的使命。”

关于Cadence：

Cadence 公司（Nasdaq股票代码：CDNS）成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。Cadence 2005年全球公司收入约13亿美元, 现拥有员工约5200名，公司总部位于美国加州圣荷塞市，公司在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业。

关于公司、产品及服务的更多信息，敬请浏览公司网站 http://www.cadence.com.cn