安捷伦科技公司的J-BERT N4903A荣膺DesignVision Award奖

最新更新时间:2007-03-14来源: 电子工程世界关键字:串行  时钟  调谐  抖动 手机看文章 扫描二维码
随时随地手机看文章

(北京,2007年3月12日)——安捷伦科技公司(NYSE:A)日前宣布,其J-BERT N4903A荣获IEC测试与测量类别的2007年度DesignVision(前瞻设计)奖。J-BERT N4903A是一款高性能的串行BERT,带有业界第一种符合标准且可调谐的内置时钟数据恢复(CDR)选件。

DesignVision奖由国际工程协会(IEC)主办,用于表彰那些提供创新、独特、对半导体行业有重要影响的应用、产品、技术和服务的个人和公司。

IEC主席John Janowiak表示:“我们的DesignVision奖旨在表彰那些完全秉承IEC宗旨,推进高科技、商业和学术界实现积极改变的个人和公司。我们非常高兴地评选出DesignVision奖的最终得主,并与全行业分享最佳设计进步和创新经验。”

J-BERT N4903A是目前唯一完整的抖动容限测试解决方案。它为千兆位接收机强化眼图测试提供了集成和校准的抖动源。J-BERT中还集成了符合标准且可调谐的新型CDR,使表征和验证实验室中的工程师能够精确地估测无时钟设备的抖动预算结果。工程师还可以使用J-BERT上适合各种常见标准的全新一致性CDR设置程序库,从而节省大量测试设置时间。这些常见标准包括PCI Express(r)、串行高级技术附件(SATA)、光纤通道、全缓冲DIMM、公共电接口(CEI)、10 Gb以太网和XFP/XFI。

安捷伦副总裁兼数字验证解决方案部总经理Sigi Gross说:“我们非常高兴能够因为带有CDR的J-BERT N4903A而得到IEC的赞许。安捷伦将继续不断推出创新的物理层测试解决方案,证明自已的领先地位。”

入围名单由DesignCon技术程序委员会的96位业界资深专家组成的评审团确定。入围者和获奖者的完整名单在www.designcon.com/2007/exhibition/designvision_2.html上公布。安捷伦于今天在加州圣克拉拉举行的DesignCon颁奖典礼上摘走了该奖。

如欲了解Agilent N4903A J-BERT 的更多信息,请访问www.agilent.com/find/jbert.。浏览产品图片,请登录www.agilent.com/find/n4903_images

关键字:串行  时钟  调谐  抖动 编辑: 引用地址:https://news.eeworld.com.cn/news/measure/200703/12668.html

上一篇:泰克IMS互通测试套件成功实现对各厂商IMS实施方案的评估
下一篇:安捷伦入选阿尔卡特-朗讯的IPTV测试与测量生态系统

推荐阅读

抓住JESD204B接口功能的关键问题
Grasp the Critical  Issues for a Functioning JESD204B Interface抓住JESD204B接口功能的关键问题JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求更低,以及转换器和逻辑器件的封装更小。多家供应商的新型模拟/数字转换器采用此接口,例如ADI公司的 AD9250 。 与现有接口格式和协议相比,JESD204B接口更复杂、更微妙,必须克服一些困难才能实现其优势。像任何其他标准一样,要使该接口比单倍数据速率或
发表于 2022-01-10
抓住JESD204B接口功能的关键问题
宽带数据转换器应用的JESD204B与串行LVDS接口考量
JESD204B vs. Serial LVDS Interface Considerations for Wideband Data Converter Applications宽带数据转换器应用的JESD204B与串行LVDS接口考量Abstract摘要The JESD204A/JESD204B industry standard for serial interfaces was developed to address the problem of interconnecting the newest wideband data converters with other system ICs in an efficient
发表于 2021-11-01
宽带数据转换器应用的JESD204B与<font color='red'>串行</font>LVDS接口考量
时钟树的讲解
系统时钟的来源:1 HSE振荡器时钟 、 2 HSI 振荡器时钟 、3 PLL振荡器时钟 。其中PLL是常用的系统时钟来源。时钟树上图中黄色的实线是系统时钟配置的流程。红色框框起来的是寄存器RCC的响应控制位。1:8M的初始时钟在经过PPLXTPRE选择的倍频因子/1得到的频率为8M /1 = 8M大小不变。2:这个时候来到PPLSRC该位控制的是选择HSI RC还是 HSE OSE作为时钟源,通过控制时钟配置寄存器(RCC_CFGR)设置PLLSRC的值选择 HSE OSE作为时钟源。频率大小还是8M3:下一步就是PLLMUL控制位选择的倍频因子为x9那么得到的频率大小为 8M x9 = 72M
发表于 2022-01-20
<font color='red'>时钟</font>树的讲解
基于PIC单片机的多功能电子时钟
源起不久前做一个单片机的课程设计,主要是在液晶显示屏上显示日期时间以及温度。百度好长时间发现绝大部分都是基于51单片机的源程序,移植之后费了好长时间更改,原因是pic和51在一些细节方面有所不同。废话少说上代码,希望可以帮助到大家。代码程序目录原始头文件LCD12864头文件DS1302头文件DS18B20头文件DS1302功能实现C程序主函数main()原始头文件/ ////__delay_us(15);//__delay_ms(15);//使用延时函数前,需定义时钟频率 #define _XTAL_FREQ 12000000/#ifndef __LIAN_PIC_H__#define
发表于 2022-01-19
STM8L151C8学习笔记5:低功耗
一、低功耗模式介绍根据STM8L15X的数据手册,可以知道该芯片有5种低功耗模式,如下:1.等待模式: CPU时钟停止,选择的外设可继续运行,内部或外部中断或复位信号都可退出等待模式(WFE或WFI模式)。2.低功耗运行模式: CPU和选择的外设在运行,由低速RAM或低速振荡器(LSI或LSE)执行完成。停止了闪存(flash memory)和EEPROM数据存储器,配置稳压器为超低功耗模式。单片机可通过软件进入低功耗运行模式,也可通过软件或复位退出该模式。3.低功耗等待模式: 在低功耗运行模式下执行等待事件时进入此模式。除了CPU时钟被停止了,它和低功耗运行模式差不多。单片机可通过复位或内部或外部事件(由定时器、串行接口、DMA
发表于 2022-01-12
STM8L151C8学习笔记5:低功耗
探索虚拟主参考时钟和5G网络授时架构
编者按:作者之前也写过一篇5G技术领域文章《5G改变网络授时架构》,其中详细介绍了如何以精确时间协议(PTP)为主要架构实现5G前传授时应用。下面介绍虚拟主参考时钟(vPRTC),它是5G网络、传输技术和架构的另一个关键要素。5G网络技术在蜂窝移动运营商和长期演进(LTE)专用网络环境中的推广力度不断加大。5G新空口(NR)采用时分双工技术,这项技术要求所有新空口部署相对于基于协调世界时(UTC)全球导航卫星系统(GNSS)的授时源保持相位对齐,并确保精度在+/-1.5 μs范围内。网络运营商需要了解在5G授时架构中使用精确时间协议(PTP)进行基于网络的授时所需的时间误差抑制技术和虚拟主参考时钟(vPRTC)的概念,这对于其制定
发表于 2022-01-11
探索虚拟主参考<font color='red'>时钟</font>和5G网络授时架构
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved