网络开关盒电路

    网络开关产品一般用大量FIFO从一个网络终端到另一个终端开关转换数据。在这类应用中采用双FIFO更能节省板空间。

    图1示出网络开关盒电路设计，从图中可见是采用FIFO开关转换任意输入和输出总线之间的数据。数据流是单向的。双FIFO不仅仅用于缓冲数据，而且也用于控制中央数据存储器的地址使用率。在图1中，示出4个输入通路和4个输出通路，然而，其设计结构很容易扩展，以适应所希望的很多总线。用IDT公司728×1 FIFO设计的网络开关盒具有开关转换9位宽总线的能力，而用728×5的网络开关盒具有开关转换18位总线的能力。

    用一个FIFO存储体缓冲输入数据，每一个输入总线用一个FIFO（在图1中，“源FIFO”用A、B、C、D表示）。另一个FIFO存储体用于缓冲输出数据，每个输出总线用一个FIFO（在图中，“终端FIFO”用1、2、3、4表示）。

    SRAM数据存储单元用于保持通过源FIFO已接收到的和正等待传输到终端FIFO的信息单元。例如，ATM信息单元一般由5字节报头（包含地址信息）和48字节数据串构成。网络开关盒将不同地处理这些单元。为了更有效地处理单元信息，SRAM可以划分为报头区和数据区。

    “FreeAddress”FIFO保持跟踪SRAM存储体中空闲地址单元。

    最后一个FIFO单元称之为“Available Cell”，保持对SRAM所存单元的跟踪，等待引导到终端FIFO。每个“Available Cell”FIFO支持一个输出数据总线和为这种特定总线保持SRAM连接单元的地址。在图1中，4个“Available Cell”FIFO用1、2、3、4标号。

    微控制器监控开关盒状态，分配地址和控制数据流向。

    网络开关功能为：在接收至少一个数据单元之后，源FIFO的可编程准满（）标志置位到低态。处理器周期性地检查每个源FIFO的标志。一旦一个单元写到源FIFO，则相关标志变低态指示数据有效。处理器从空闲地址FIFO获得一个有效SRAM地址，然后从源FIFO读单元并把它写入所选空闲地址的SRAM中。一旦此过程完成，处理器便从SRAM存取单元的报头并识别那一个终端FIFO所汇集的数据用于译码和更新报头。然后，处理器把单元的SRAM地址写入终端FIFO的相应Available Cell FIFO。

    只要有足够的空间可用于寄存数据的一个单元，终端FIFO的可编程准空（）标志置位到低态。处理器周期性地检查每个终端FIFO的标志。只要空间可用于一个终端FIFO，则有关标志就变低态。处理器从终端FIFO的相应Available Cell FIFO获得一个地址并用它锁定存储在SRAM存储器中的一个单元。最后，处理器把单元传递到适当的终端FIFO并把新空闲单元地址写入Free Address FIFO。