Arteris以分散式可配置半导体架构重新定义高速缓存一致性-电子工程世界

美国加利福尼亚州坎贝尔—2016年5月17日—Arteris公司是商用系统级芯片（SoC）互连IP的创新性供应商，今天宣布推出一种半导体设计技术，在用不同供应商的IP设计出高速缓存一致性(Cache Coherent)高效率系统时，它提高了系统级芯片设计师的设计能力。利用这项新技术，推出了业界第一个分散式、异构高速缓存一致性(Cache Coherence)互连，帮助设计人员实现更高的频率，更低的功耗，高效率地生产有特色的系统级芯片，缩短产品进入市场的时间。这种系统级芯片跨越多个设计领域，如移动设备、高清晰度电视、企业级存储、汽车的先进驾驶辅助系统（ADAS）、微服务器和网络等市场。

　　Arteris的设计团队开发出一种全新架构，设计人员可以透过配置多个与协议无关、可以完全高速缓存一致(Cache Coherent)的端口(agent)，架构高速缓存一致性(Cache Coherence)互连。比起目前系统级芯片（SoC）中常用的固定式和集中式高速缓存一致互连，它的可配置性更强。此外，Arteris的这项技术也能够提高非高速缓存一致性(Non cache coherent)端口(Agent)的效能。非高速缓存一致性端口透过使用Proxy Cache技术（也称为“I / O高速缓存”）可以访问高速缓存一致性的子系统，这使得包含非一致性IP在内的整个系统可以实现整体高速缓存一致性的好处。

　　本技术的可配置程度很高，因而系统级芯片设计师可以自由决定一致性端口(Agent)和存储器界面（memory interface）端口的数量，可以配置Snoop Filter数量和大小，以及Proxy Cache和末级高速缓存的数量和大小。利用这种分散式硬件架构，有利于物理实现，并改善时序收敛，因为它更自然地与实际的Floor Plan的约束(constrain)做到一致。

　　因为可以同时支持不同的高速缓存一致性(heterogeneous cache coherent)协议、高速缓存状态模型和高速缓存的组织，所以本技术可以建构异构多核高速缓存一致性系统。这些功能为设计人员带来了行业中最高程度的可配置性，对于提高系统级芯片的频率、降低延迟和功耗，是有利的，从而满足每个系统的独特需要。

独特的功能：

•异构一致性端口(Heterogeneous Coherent Agents) — 可以让设计人员同时实施不同的一致性协议、高速缓存状态模型和高速缓存组织，因此可以使用多家不同供应商和内部开发团队的一致性IP。

•分散式架构 — 改善布局设计和时序收敛，同时支持业界最灵活的时钟管理和电源管理。

•多个可配置的Snoop Filter — 根据系统中各种一致性端口的不同特性，可以提供多种Snoop Filter的组织、规模和关联性进行配置，减少系统中内存所占用的面积。

•Proxy Caches — 可以使得非一致性IP能达成实现整体系统的一致性。

•可扩展性 — 由于这种结构是由同样的元件来实现的，每个元件的端口数量可以配置，因而互连IP可以灵活地扩展，以满足各种处理的需要。

　　 “目前的互连技术不足以应对当今先进的系统级芯片SoC所需要的复杂程度。” Arteris总裁兼首席行政官K. Charles Janac说。“我们开发出一种全新架构，因而系统设计师可以灵活地进行配置，满足各类有特殊性能要求的严苛系统。我们的技术所提供的特殊系统功能，是非常独特的，是任何其他架构没有的。”

客户评论的节录：

　　Linley Group公司：“最新的半导体工艺节点的成本在爆炸性地上升，迫使设计团队去评估在系统级芯片设计方面的新架构，例如异构高速缓存一致性。” Linley 集团公司创办人兼首席分析师Linley Gwennap说。 “Arteris开发的分散式高速缓存一致性架构，将帮助系统设计人员更好地利用系统级芯片的工艺处理资源，因而可以更加有效地完成计算。这项技术的分散式架构对时序收敛(Timing Closure)过程会有帮助，这是因为，它更加适合使用业界的标准综合 - 布局与布线工具。

　　异构系统架构（HSA）基金会：“异构系统架构（HSA）基金会的一个主要目标是鼓励人们在这方面作出努力：让中央处理器（CPU）和图形处理器（GPU）以外的处理器能够在一个共用的虚拟内存环境中平等地参与运行。”HSA基金会董事长Greg Stoner说。 Arteris的高速缓存一致性互连技术为工程师提供一种实用的方法来实现这个目标。这个方法与HSA平台系统架构规范1.0中列出的目标是一致的，对业界来讲，是一个值得欢迎的进展。”

关键字：功耗高速缓存电源管理引用地址：Arteris以分散式可配置半导体架构重新定义高速缓存一致性

上一篇：Arteris推出NCore cache一致性互连IP用于异构多核SoC的高效率设计
下一篇：中、低阶手机订单续强存隐忧台芯片厂拚扩大版图

推荐阅读最新更新时间：2024-05-03 15:35

Atmel最新SAM L21系列功耗达40uA/MHz

全新Atmel |SMART MCU平台的功耗仅为现有同类物联网解决方案的三分之一全球微控制器（MCU）及触控技术解决方案领域的领导者Atmel®公司（NASDAQ：ATML）近日宣布，公司基于ARM® Cortex®-M0+的MCU已达到了一个全新的低功耗标准，将活动模式下的功耗降至40 µA/MHz，并将睡眠模式下的功耗降至200nA。除了超低功耗之外，新的平台还具备全速USB主机与设备、事件系统与Sleepwalking、12位模拟、AES、电容触控传感等特性。预计到2020年，物联网市场的设备总量将达到200亿件，因此为了驱动这些应用，市场需要功耗更低、不会增加电网负荷或无需频繁更换电池的MCU。Atmel最

[单片机]

IR IIC China将展示最新电源管理方案

　　国际整流器公司将在IIC-China展示其最新电源管理方案。　　IR将参加2008年3月3日至4日在深圳举行的国际集成电路研讨会暨展览会 (IIC-China) 。IR的工程及应用工程师将于2D01展位展示先进的电源管理方案，并将参与以下各项活动：　　3月4日（星期二），下午2时至2时30分在深圳会展中心1楼展厅举行的厂商技术讲座中，IR的沈亭忠（Richard Shen）将介绍SupIRBuck产品技术。　　此外，IR的许逵炜将出席“高峰论坛：下一代音视频技术与产品设计”。这项活动将于3月4日上午10时30分至中午12时在深圳会展中心5楼牡丹厅举行。　　IR也将在会上展出多种适用于照明、音频和电器应用的产品和

[焦点新闻]

台积电获得高通新一代电源管理芯片的订单

据外媒报道,预计台积电将获得高通新一代电源管理芯片(PWM IC)70%至80%的订单。高通前一代电源管理芯片是由中芯国际(SMIC)生产的,后者在其8英寸晶圆厂使用0.18至0.153微米工艺来生产电源管理芯片。高通将使用台积电的BCD工艺(Bipolar-CMOS-DMOS)来生产其新一代电源管理芯片,并将台积电作为其电源管理芯片的主要代工合作伙伴。台积电将于2017年底开始小批量生产高通的新一代电源管理芯片,2018年开始批量发货。台积电将分配更多8英寸晶圆厂产能来完成高通的订单。高通最早与特许半导体签订了生产电源管理芯片的合同,后来Globalfoundries收购了特许半导体并接管了高

[嵌入式]

关于Stm32的低功耗模式的具体内容及相关代码

Stm32的低功耗模式 3种低功耗模式： **1.睡眠模式：**内核停止，外设如NVIC，系统时钟Systick仍运行。 **2.停止模式：**所有时钟都已停止。1.8V内核电源工作。 PLL,HIS和HSE RC振荡器功能禁止。寄存器和SRAM内容保留。 3.待机模式：1.8V内核电源关闭。只有备份寄存器和待机电路维持供电。寄存器和SRAM内容全部丢失。实现最低功耗。在运行模式下，可以通过下面方式降低功耗： ① 降低系统时钟。 ② 关闭APB和AHB总线上未被使用的外设时钟。低功耗模式的进入与唤醒：注意：每种模式的唤醒中断有所差别，待机模式理想状态下，只需要2uA电流。停机模式下典型电流为20uA。待机

[单片机]

关于Stm32的低<font color='red'>功耗</font>模式的具体内容及相关代码

雅创电子：车规级电源管理芯片高速增长

事件：1月24日，公司发布业绩预增公告，预计2021年实现归母净利润8800万元－9500万元，同比增长47．76％－59．52％；扣非净利润8600万元－9300万元，同比增长55．49％－68．14％。 2021全年业绩超预期，车规级电源管理IC高速增长。在自研IC业务中，受诸多因素影响，全球芯片供给紧张，加之受国内政策性影响，国内IC产业正逐步推行进口替代。公司积极与国内整车厂进行IC产品认证，自研IC产品已通过AEC－Q100认证，车规级电源管理IC有望实现高增。预计2021年IC业务营收为7200万元－8000万元，同比增长68．92％－87．69％。在分销业务中，不断提高技术服务水平，以实现用产品方案带动元器件的销

[汽车电子]

雅创电子：车规级<font color='red'>电源管理</font>芯片高速增长

适用于 FPGA、GPU 和 ASIC 系统的电源管理

在 FPGA、GPU 或 ASIC 控制的系统板上，仅有为数不多的几种电源管理相关的设计挑战，但是由于需要反复调试，所以这类挑战可能使系统的推出时间严重滞后。不过，如果特定设计或类似设计已经得到电源产品供应商以及 FPGA、GPU 和 ASIC 制造商的验证，就可以防止很多电源和 DC/DC 调节问题。分析和解决问题的负担常常落在系统设计师的肩上。配置设计方案复杂的数字部分已经占据了这些设计师的大部分精力。因此处理设计方案的模拟和电源部分就成了主要挑战，因为电源并非如很多设计师所预期的那样是个简单的任务。周全的电源管理从一开始就很有挑战性所有设计任务一开始都很有挑战性，例如为一个包含收发器、内存模块、传感器、线路连接器以及网状

[电源管理]

一种大功率开关电源降低功耗的经典技术方法

随着能源效率和环保的日益重要，人们对开关电源待机效率期望越来越高，客户要求电源制造商提供的电源产品能满足 BLUEANGEL，ENERGYSTAR，ENERGY2000等绿色能源标准，而欧盟对开关电源的要求是：到2005年，额定功率为 0.3W~15W，15W~50W和50W~75W的开关电源，待机功耗需分别小于0.3W，0.5W和0.75W。目前大多数开关电源由额定负载转入轻载和待机状态时，电源效率急剧下降，待机效率不能满足要求。这就给电源设计工程师们提出了新的挑战。开关电源功耗分析要减小开关电源待机损耗，提高待机效率，首先要分析开关电源损耗的构成。以反激式电源为例，其工作损耗主要表现为：MOSFET导通损耗M

[电源管理]

Ambiq推出采用M55内核的超低功耗AI MCU

Ambiq日前推出了Apollo510 Arm Cortex-M55 MCU，其效率是典型 Cortex-M4 设计的 30 倍，性能是 Apollo4 Cortex-M4 MCU的 10 倍，适用于 AI 和 ML 工作负载。新的 MCU 还配备 4MB NVM、3.75MB SRAM、具有矢量图形加速功能的 2.5D GPU（比 Apollo4 Plus 快 3.5 倍），并支持低功耗像素内存 (MiP) 显示。与所有其他 Ambiq 微控制器一样，Apollo510 在亚阈值电压下运行，具有超低功耗，并通过 Arm TrustZone 技术的 secureSPOT 平台实现安全性。详细指标如下： Apo

[单片机]

Ambiq推出采用M55内核的超低<font color='red'>功耗</font>AI MCU

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！