ARM大力布局NB-IoT Cordio-N首颗测试芯片年底现身

发布者:创意火舞最新更新时间:2017-06-09 关键字:ARM  NB-IoT 手机看文章 扫描二维码
随时随地手机看文章

  安谋(ARM)在2月宣布收购Mistbase和NextG-Com两家公司后,进一步发表其专为NB-IoT设计的Cordio-N硅智财(IP)具体发展时程。据了解,第一颗采用Cordio-N硅智财授权方案的测试芯片将在2017年第四季问世,至于整个授权方案正式推出的时间点,将落在2018年中。下面就随手机便携小编一起来了解一下相关内容吧。

 ARM无线通信事业群技术营销经理窦振诚表示,Cordio是由Cortex再加上无线电(Radio)组合而成的产品名称,其目标是希望让IC设计者能很快地实现超低功耗无线连接设计。整体来说,Cordio产品家族将支持802.15.3、802.15.4及NB-IoT等各种低功耗无线技术。其中,Cordio-N是专门针对NB-IoT所设计的IP解决方案,将在Cortex-M处理器上运行,包含硬件与软件,而硬件又可再细分为模拟的射频前端(RFfrontend)与数字的基频(Baseband)。

  根据ARM估计,2017年第四季将会有合作伙伴开始推出以ARMCordio-N为基础的测试芯片(TestChip)。ARM也预估,该公司将在2018年中旬正式推出Cordio-NIP解决方案。从现在这个时间点到2018年中,ARM将与合作伙伴针对此IP的规格进行更密集地讨论。

  此Cordio-NIP将可望为低功耗应用,打造出更为全面的应用系统。以智能停车应用为例,未来智能停车场的付费机制将会使用到蓝牙、NB-IoT等不同技术,当用户靠近停车付费装置时,会透过手机收到由蓝牙信标(Beacon)所发出的讯号,并藉此将用户的手机引导到某一网址,在这个网址中,用户即可点选要停车的时数、进行付费。付费信息会藉由4G网络发送到云端,并再藉由NB-IoT将停车指令发送到停车场设备,如此一来,用户便可完全透过网络来完成停车程序。

  这类应用场景须与智能型手机互相搭配,因此会由不同技术进行分工,这也就是ARM在无线IP设计中,相当重视技术整合的原因。此外,依Cordio的蓝牙IP来看,该解决方案在ActiveMode的功耗约为6.7~7.2毫瓦(Milliwatt)。这样的低功耗,将使得据此IP所设计出的组件,电池寿命可长达2~3年,而对于在运作时更换电池会增添不必要成本的智能停车应用来说,也就进一步扩增了应用的可用程度。

    以上是关于手机便携中-ARM大力布局NB-IoT Cordio-N首颗测试芯片年底现身的相关介绍,如果想要了解更多相关信息,请多多关注eeworld,eeworld电子工程将给大家提供更全、更详细、更新的资讯信息。

关键字:ARM  NB-IoT 引用地址:ARM大力布局NB-IoT Cordio-N首颗测试芯片年底现身

上一篇:中国造出震惊世界的神奇材料 能把手机做成手镯
下一篇:高考语文阅读太难作者被人肉,作者表示:我也不会

推荐阅读最新更新时间:2024-05-03 16:38

ARM处理器学习之GPIO操作篇(gnu link script)
1:主要内容 本文主要介绍了VMA、LMA的相关概念,gnu link script的作用和使用方法。 2:引言 我们程序员刚开始学习编写程序时,都会接触到一个 *.C 文件要经过编译、链接等过程才能变成可以执行的程序。至于这里的链接到底怎么回事,我们今天就来谈谈这方面的内容。现在,我们有这样一套ARM7的硬件开发环境,0X80000000地址开始BANK0 我们用的是NorFlash,0X40000000地址是芯片内部的RAM。我编译、链接的程序下载到0x80000000地址处。而真正运行时,一部分初始化代码在0X80000000运行,初始化完毕后,将主要工作的代码copy到内部RAM 0X40000000开始的地方运
[单片机]
<font color='red'>ARM</font>处理器学习之GPIO操作篇(gnu link script)
arm汇编语言中bne 1b是什么意思
bne - branch if nemachines: base syntax: bne $soffset8 format: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0f-op4f-condf-soffset80xd0x1soffset8 semantics:(if (not zbit) (set pc soffset8))也就是如果zbit不等于0,那么就跳转到offset8处执行 bne里的1b是向后跳转到局部标签1处执行,b表示backward 对应的还有bne 1f(向前跳到局部标签1处执行) 1: ;A cmp r0, #0 beq 1f ; r0==0那么向前跳转到B处执行 bne 1b
[单片机]
ARM装配说明MCR/MRC学习
MCR指令ARM数据寄存器传送到协处理器寄存器。假设协处理器不能成功运行操作。会产生未定义指令中止。 语法教学格式: MCR{ cond } p15, 0, Rd , CRn , CRm {, opcode_2 } MCR2 p15, 0, Rd , CRn , CRm {, opcode_2 } 当中。 cond 为指令运行的条件码。当 cond 忽略时指令为无条件运行。MCR2中, cond 为Ob1,指令为无条件运行指令。 opcode_1 为协处理器将运行的操作的操作码。 对于CP15协处理器来说, opcode_1 永远为0b,当 opcode_1 不为0b时,该指令操作结果不可预知。 Rd 作为元寄存
[单片机]
ARM的7种工作模式、37个通用寄存器、CPSR程序状态寄存器
一、ARM 采用的是32位架构 1、ARM约定 Byte:8 bits Halfword:16 bits (2 byte) Word:32 bits (4 byte) 2、大部分ARM core 提供 ARM 指令集(32-bit) 每条指令都是4个字节? Thumb 指令集(16-bit ) Thumb2指令集(16 & 32bit) 二、ARM的7种基本工作模式 普通模式(Normal) (1)User:非特权模式,大部分任务执行在这种模式 特权模式(Privilege) (2)FIQ:当一个高优先级(fast) 中断产生时将会进入这种模式 (3)IRQ:当一个低优先级
[单片机]
<font color='red'>ARM</font>的7种工作模式、37个通用寄存器、CPSR程序状态寄存器
嵌入式ARM多核处理器并行化方法分析
目前,嵌入式多核处理器已经在嵌入式设备领域得到广泛运用,但嵌人式系统软件开发技术还停留在传统单核模式,并没有充分发挥多核处理器的性能。程序并行化优化目前在PC平台上有一定运用,但在嵌入式平台上还很少,另外,嵌入式多核处理器与PC平台多核处理器有很大不同,因此不能直接将PC平台的并行化优化方法应用到嵌人式平台。本文分别从任务并行和缓存优化两方面进行并行化优化的研究,探索在嵌人式多核处理器上对程序进行并行化优化的方法。 1 嵌入式多核处理器结构 嵌人式多核处理器的结构包括同构(SymmetrIC)和异构(Asymmetric)两种。同构是指内部核的结构是相同的,这种结构目前广泛应用在PC多核处理器;而异构是指内部核的结
[单片机]
嵌入式<font color='red'>ARM</font>多核处理器并行化方法分析
ADS1.2使用jlink调试程序(调试芯片s3c2440 arm9)
一、软件安装 ADS1.2下载: http://down.drv5.cn/www.drv5.cn/arm ads1.2.rar jlink驱动下载: http://fastsoft.onlinedown.net/down/JLink_Windows_V630d.exe S3C2440led裸机程序(GT2440开发板的): https://download.csdn.net/download/u012577474/11249524 下载,安装上面的3个软件。 二、CodeWarrior编辑arm程序 ADS安装后,会安装以下这些工具。 这里先打开CodeWarrior,导入我们的led裸机程序。 程序目录: 导入程
[单片机]
ADS1.2使用jlink调试程序(调试芯片s3c2440 <font color='red'>arm</font>9)
ARM7单片机(学习ing)—(七)、脉宽调制PWM—01
SPI之后呢~~ 就是脉宽调制PWM了~~ 下一篇就是IIC喽~~ 然后就结束~~ 七、脉宽调制(PWM) 七—(01)、PWM相关应用和寄存器的介绍~~ 1、特性 2、描述 3、管脚描述 4、寄存器描述 a、中断寄存器 b、定时器控制寄存器 c、定时器计数器 d、预分频寄存器 e、预分频计数器寄存器 f、匹配寄存器 g、匹配控制寄存器 h、PWM控制寄存器 i、PWM锁存寄存器
[单片机]
<font color='red'>ARM</font>7单片机(学习ing)—(七)、脉宽调制PWM—01
linux arm mmu基础
ARM MMU页表框架 先上一张arm mmu的页表结构的通用框图(以下的论述都由该图来逐渐展开): 以上是arm的页表框图的典型结构:即是二级页表结构: 其中第一级页表(L1)是由虚拟地址的高12bit(bits )组成,所以第一级页表有4096个item,每个item占4个字节,所以一级页表的大小为16KB,而在第一级页表中的每个entry的最低2bit可以用来区分具体是什么种类的页表项,2bit可以区分4种页表项,具体每种页表项的结构如下: 简而言之L1页表的页表项主要有两大类: 第一大类是指向第二级页表(L2页表)的基地址; 第二类直接指向1MB的物理内存。 在L1页表中每个表项可以覆盖1MB的内
[单片机]
linux <font color='red'>arm</font> mmu基础
小广播
最新手机便携文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved