芯原股份戴伟民：从IP芯片化至芯片平台化

集微网消息，12月22日，在中国集成电路设计业2021年会暨无锡集成电路产业创新发展高峰论坛（ICCAD 2021）上，芯原股份创始人、董事长兼总裁戴伟民发表了以《Chiplet的产业化之路》为主题的演讲。

近年来，随着半导体行业的加速发展，产业所面临的几大瓶颈也慢慢凸显，亟待解决：一方面，摩尔定律难以为继，先进制程芯片的设计成本、复杂度大幅提升；另一方面，市场需求更加多样化，创新周期缩短，应用端对定制芯片的需求不断提升。

戴伟民以苹果产品为例，其手机芯片内晶体管数量随特征线宽的减小而大幅提升，性能不断升级，但特征线宽的下降也带来性能增长率的下降，这是由于互联延迟对设计的影响越来越大，CPU、FPGA、网络芯片尺寸的不断增长也会带来性能下降。

在此背景下，Chiplet以更短的互联长度以及新的芯片架构，逐渐被视为突破上述瓶颈的关键，成为半导体行业下一片蓝海。Omdia预测，Chiplet处理器芯片全球市场规模将从2018年的6.45亿美元，到2024年增长至58亿美元，到2035年增至570亿美元。

据戴伟民介绍，更小的裸片带来更高的硅利用率和更高的产量，与单片集成的芯片相比，由两个、三个、四个Chiplet组成的芯片，在相同尺寸下，晶圆良率显著提高，且Chiplet对于几乎没有冗余的大芯片来说最具成本效益。

“器件将从‘可以在一个硅片上集成，器件数量将以指数方式增长’转变为‘以多种方式集成，系统空间内的功能密度将持续增长’。”戴伟民引用《基于SiP技术的微系统》的话进一步指出，“芯粒 （Chiplet） 将延续摩尔定律。”

戴伟民提出，Chiplet将带来的“新四化”：IP芯片化，即Chiplet是硅片级别的IP重用；集成异构化，即将多个基于不同工艺节点、单独制造的小芯片封装到一颗芯片中；集成异质化，即将基于Si、GaN、SiC、InP等材料的小芯片通过异质集成技术封装到一起；IO增量化，即水平互联 （RDL） 和垂直互联 （TSV） 的增量化。

从IP芯片化的角度来看，Chiplet无疑也给各大IP厂商带来了新的机遇和挑战。众多厂商中，成立于2001年的芯原股份，是一家依托自主半导体IP，为客户提供平台化、全方位、一站式芯片定制服务和半导体IP授权服务的企业。

凭借丰富的IP储备，当前芯原是中国大陆第一、全球第七的半导体IP供应商，增长率在前七中排名第二，IP种类在前七中排名前二，包括神经网络NPU、图形GPU、视频VPU、音频/语音DSP、图像信号ISP、显示处理IP、压缩/加密、计算GPGPU。

针对Chiplet技术，芯原提出了IP as a Chiplet （IaaC） 理念，即IP芯片化，旨在以Chiplet实现特殊功能IP的“即插即用”，解决7nm、5nm及以下工艺中，性能与成本的平衡，并降低较大规模芯片的设计时间和风险，从SoC中的IP到SiP中以Chiplet形式呈现的IP。

另一理念则是Chiplet as a Service，即芯片平台化。在一站式芯片定制服务方面，芯原目前每年流片量达到30-50颗芯片，出货10,000片14nm FinFET晶圆，近30,000片10nm FinFET晶圆，全球首批 7nm EUV 2018年流片一次成功，目前设计能力已扩展到5nm，是中国半导体设计能力增强其竞争力的一个关键指标。

戴伟民进一步表示，未来三大领域将对Chiplet提出更多的需求，包括laptop高端处理器、自动驾驶以及数据中心，目前已有客户提出了数据中心的需求。“有了这三个标的，就可以解决‘鸡和蛋’的问题。芯原股份可能会是中国大陆第一批推出相关产品的企业之一。”