近距离无线通信的嵌入式数据记录设备设计

发布者:才富五车330最新更新时间:2010-07-10 来源: 单片机与嵌入式系统应用 关键字:DSP  数据记录仪  FPGA  CF卡 手机看文章 扫描二维码
随时随地手机看文章

  引言

  “黑匣子”是比较流行的电子记录设备之一,广泛应用于实时记录飞机、船舶、汽车等行进过程中的重要数据,包括速度、方向、高度、偏转角、发动机的转速和温度等。通过这些数据可以了解其运行过程中的情况,同时也是故障检测、分析事故原因的重要依据。在工业领域,常见的记录仪有压力记录仪、温度记录仪、湿度记录仪等,用于对生产环境进行实时监测,从而保证了有效生产和安全生产。

  记录仪的数据下载方式通常有两种:通过传输线缆下载和通过插拔存储卡下载。前者需要连接线缆,后者需要插拔存储卡,两者均需要结构方面的拆卸。但在某些应用环境中,记录仪不便于拆卸,特别是在一些辐射性强的工业现场,更不适于长时间的近距离接触。另外,这两种方式在一定程度上均可能降低系统的可靠性。

  本文依据某工业现场电子设备数据记录的需求,提出了一种基于近距离无线通信的数据记录设备。该设备以红外或蓝牙方式下载数据,与传统的数据下载方式相比,下载数据时既不需要拆卸设备连接线缆或插拔存储卡,又减少了连线和插拔存储卡可能导致的接触故障。

  1 设计需求

  在某工业现场电子设备工作过程中,要求记录系统能够实时记录设备的各种电气信号及其工作时序,用于事后设备运行状况的分析以及故障排查、定位。需要实时采集记录的信号包括2路ARINC429信号、10路TTL数字信号以及16路模拟信号。采样频率应大于或等于1 kHz,记录时间为1 h左右。根据信号通道数量、数据采集速率和数据记录时间,可估算出记录系统的存储容量应大于500 MB。通常,微处理器内部的存储空间有限,故需要将采集到的数据存储到存储容量大、具有非易失性的外部存储器中。本系统使用Sandisk公司的1 GB工业级CF卡作为存储设备。

  2 系统总体设计方案

  系统采用DSP和FPGA协同控制的方案,总体设计方案如图1所示。DSP主要完成数据的实时采集和控制,FPGA的数据传输,以及与无线通信模块的数据传输;FPGA则实现数据缓存和读写CF卡的逻辑时序控制。

总体设计方案

  DSP是主控制器。选用TI公司的16位定点DSP芯片TMS320F240。它的指令周期为50 ns,内部具有544字的RAM、224K字的可寻址存储空间、双10位模/数转换器、28个独立可编程的多路复用I/O引脚、1个异步串行通信口(SCI),以及1个同步串行通信口(SPI)。其内部资源可以满足系统对TTL信号和模拟信号的采集需求,通过外接ARINC429、红外和蓝牙专用接口芯片,实现ARINC429数据信号的采集和两种无线方式的通信。

  FPGA是辅助控制器,其核心为FIFO和逻辑控制电路,用于完成DSP和CF卡间数据传输。选用Altera公司CyclonelI系列的FPGA芯片EP2C20-Q240C8。它具有142个用户可使用I/O引脚、52个M4K嵌入式阵列块和18752个逻辑单元。DSP和FPGA丰富的内部资源很好地满足了系统设计的需要。

  系统主要包括数据存储和数据下载两大功能:

  ①数据存储。DSP实现对2路ARINC429信号、16路模拟信号和10路数字信号的实时采集,并将数据实时存入FPGA的FIFO中。当FIFO存储了一定量数据时,FPGA控制逻辑电路自动将FIFO中的数据写入CF卡中。

  ②数据下载。首先,DSP将系统的蓝牙和红外模块设置为从设备。当接收到工作人员所持的带有蓝牙或红外接口的地面设备发出的连接请求后,先进行鉴权,鉴权通过后与其建立连接。然后,FPGA控制逻辑电路读出CF卡中数据并存人FIFO,DSP通过查询或中断方式将FIFO中的数据通过无线通信模块发送给地面设备。

  3 各功能模块设计

  3.1 FPGA功能模块设计

  使用FPGA实现异步FIFO模块和CF卡读写模块,是本设计的重点,也是难点。

  3.1.1异步FIFO模块

  数据记录设备的实时性强、数据量大。为了提高数据传输速度、避免数据堵塞,利用FPGA硬件设计上的灵活性,在其内部构建了一个宽度为16位、深度为512的异步FIFO模块,作为DSP与CF卡之间数据传输的中继站。

  异步FIFO的结构图如图2所示。它包括4个模块:数据存储模块、写地址产生模块、读地址产生模块和标志位产生模块。FIFO的读写采用读时钟和写时钟两个时钟。写时钟同步的信号有写地址产生模块生成的写请求和写地址;读时钟同步的信号有读地址产生模块生成的读请求和读地址。写使能和读使能分别由DSP与FPGA数据传输控制逻辑和CF卡读写控制逻辑生成。标志位产生模块由读写地址关系生成FIFO存储状态标志,并反馈给主机DSP。DSP通过查询该标志来控制与FPGA的数据传输。

异步FIFO的结构图

  3.1.2 CF卡读写模块

  CF卡读写模块分为CF卡读控制模块和CF卡写控制模块。CF卡读或写模块的设计具有相似性。这里仅介绍写CF卡的工作过程。

  首先,设置CF卡的属性寄存器。CF卡有4个属性寄存器,通常只需设置“配置选择寄存器”以选择CF卡的读写模式。CF卡的读写模式有3种:I/O模式、Memory模式和True IDE模式。本设计使用16位的Memory模式读写CF卡。Memory模式是CF卡默认的读写模式,所以在CF卡初始化过程中不需要设置“配置属性寄存器”。

  其次,设置CF卡的任务文件寄存器。本设计中使用的任务文件寄存器有:数据寄存器、扇区数寄存器、扇区号寄存器、低柱面号寄存器、高柱面号寄存器、驱动器选择/磁头寄存器和状态/命令寄存器。对它们进行没置,可选择扇区寻址方式,设定每次读写的扇区数和逻辑寻址地址,并获取CF卡状态以及输入读写命令。

  CF卡的寻址方式与计算机的硬盘操作方式类似。扇区的寻址方式有两种:物理寻址方式(CHS)和逻辑寻址方式(LBA)。本设计使用LBA寻址,对应28位LBA地址。

  磁头寄存器存放LBA地址的27~24位;柱面号寄存器存放LBA地址的23~8位;扇区号寄存器存放LBA地址的7~0位。

  写CF卡一个扇区的流程如图3所示。每次向CF卡存储数据时,应该先获取上次存储到的扇区的LBA地址,从而获得此次存储的起始扇区地址。为了记录每次存储到的扇区的地址,将LBA地址为0的扇区保留,专用于记录扇区地址。在开始一次写操作之前,应该先读取LBA地址为O的扇区,获得上次存储的LBA地址;然后加1获得此次写操作的LBA地址,并向指定的扇区写数据。

写CF卡一个扇区的流程

  利用QuartusII作为FPGA开发平台,使用VHDL硬件描述语言实现了FPGA与DSP的接口、异步FIFO的存储以及CF卡的读写逻辑。在QuartusII自带仿真工具下得到的写CF卡时序仿真结果如图4所示。

在QuartusII自带仿真工具下得到的写CF卡时序仿真结果

  3.2 无线通信模块设计

  3.2.1 蓝牙模块设计

  蓝牙模块采用BTM0604C2P。它内嵌蓝牙芯片BlueCore4-Ext,兼容蓝牙2.0+EDR规范,最高支持3 Mbps的数据速率,外置天线,有效距离为10 m,具有标准的UART接口。

  DSP与蓝牙模块之间通过HCI协议层建立连接。HCI(Host Controller InteRFace,主机控制器接口)协议,为DSP提供了一个访问蓝牙模块内部基带控制器和链路管理器的命令接口,可以获取蓝牙芯片的配置参数。

  本设计中,DSP和蓝牙模块之间采用UART方式进行通信。DSP使用的控制信号除了异步串行通信收发信号SCIRXD和SCITXD外,还有4个控制信号,分别与蓝牙模块的LNK、CLR、RTS和CTS引脚相连。其中,LNK脚用于指示蓝牙主机和从机连接是否建立,地面设备PC机为蓝牙主机,DSP作为蓝牙从机;CLR脚用于切换蓝牙模块的工作模式,包括参数设置模式和数据传输模式;RTS和CTS脚为“请求发送”和“清除发送”引脚,用于实现DSP和蓝牙模块之间的对话,使数据正常传输。

  蓝牙模块的SLEEP引脚,既可以使蓝牙模块在休眠和唤醒状态间切换,也可以用于清除蓝牙模块内嵌芯片记忆的配对主机地址。这些功能的实现由按键控制,通过区别按键的时长加以区分所需实现的功能。蓝牙模块的复位信号RESET输入低电平脉冲时有效,而且要求脉冲宽度大于5 ms。

  3.2.2 红外模块设计

  红外模块采用HP公司的红外收发器芯片HSDL_1001和红外编解码器芯片HSDL_7001,二者均遵循IrDA 1.O协议。红外信号的收发使用PWM方案,采用RZI编码调制解调,调制脉冲宽度为3/16位,调制频率为38 kHz。由于硬件接口的限制,嵌入式系统中红外通信的速率为9 600~ll5200 bps。红外数据的传输以帧为基本单位,传输过程中采用1 6位的CRC码进行数据校验。

  系统采用Maxim公司的芯片MAX3110作为DSP的SPI接口和HSDL_7001的UART接口之间的转换芯片。MAX3110和HSDL_7001均使用外部无缘晶体振荡电路供电,所用的晶振大小分别为1.843 2 MHz和3.686 4 MHz。需要下载的数据,首先经过红外编解码器编码,再通过红外收发器上集成的发光二极管以红外光信号的形式向PC机发送。

  4 系统软件设计

  系统的功能时序流程如图5所示。DSP部分程序用C语言编写,结合硬件电路对数据采集、数据传输进行处理和控制。主要的中断应用有ARlNC429信号采集中断和红外通信请求中断。系统的工作流程以时序控制流程为主线。系统初始化之后,进行任务选择与执行。若特定的I/O口置1,则进入数据存储程序,采集数据并存至CF卡;若I/O口置O,则进入数据下载程序,等待主设备的连接请求,鉴权并建立相应的连接,读取CF卡数据,并通过无线通信模块向主设备发送。

系统的功能时序流程

  结语

  本文根据某工业现场电子设备的特殊应用需求,提出了一种基于无线通信技术的数据记录系统。该系统利用DSP与FPGA协同控制方式实现数据的采集和存储,利用红外和蓝牙模块实现数据的无线下载;用红外和蓝牙代替有线线缆和插拔存储卡等传统数据下载方式,操作方便,避免了传统方式可能造成的机械故障。此记录系统满足了该工业现场电子设备的数据记录需求,能够实时记录设备的电气信号和控制时序,采样速率大于1 kHz,并且能够连续记录约1 GB的数据。本设计是将无线通信技术应用于该工业现场电子设备中的一次尝试,相关抗干扰和安全性等问题有待于更深入的研究。

关键字:DSP  数据记录仪  FPGA  CF卡 引用地址:近距离无线通信的嵌入式数据记录设备设计

上一篇:基于FPGA的彩色图像Bayer变换实现
下一篇:基于DSl210的微处理器存储系统电源监控

推荐阅读最新更新时间:2024-05-02 21:05

基于MCU和FPGA的LED图文显示屏控制系统
  引言   目前,市场上的中小规模LED显示系统,一般采用传统的单片机作为主控芯片。对LED大屏幕显示屏来说,由于数据传输量大,要求扫描速度快,而单片机内部的资源较少、运行速度较慢,难于满足系统要求。以FPGA作为控制器,一方面,FPGA采用软件编程实现硬件功能,速度较快;另一方面,它的引脚资源丰富,可扩展性强。因此,用单片FPGA和简单的外围电路就可以实现大屏幕LED显示屏的控制,无需另外设计汉字库,具有集成度高、稳定性好、设计灵活和效率高等优点。   1 系统总体结构   LED大屏幕显示系统由上位机(PC机)、单片机系统、FPGA控制器、LED显示屏的行列驱动电路等模块组成,如图1所示。上位机负责汉字、字符等数据的采
[电源管理]
基于MCU和<font color='red'>FPGA</font>的LED图文显示屏控制系统
基于DSP Builder数字信号处理器FPGA设计
DSP技术广泛应用于各个领域,但传统的数字信号处理器由于以顺序方式工作使得数据处理速度较低,且在功能重构及应用目标的修改方面缺乏灵活性。而使用具有并行处理特性的FPGA实现数字信号处理系统,具有很强的实时性和灵活性,因此利用FPGA实现数字信号处理成为数字信号处理领域的一种新的趋势。 以往基于FPGA的数字信号处理系统的模型及算法采用VHDL或VerilogHDL等硬件描述语言描述。但这些硬件描述语言往往比较复杂,而采用Altera公司推出的专门针对数字信号处理器设计工具DSP BuildIer则可大大简化设计过程,提高设计效率。 1 基于DSP Builder的数字信号处理器设计流程 DSP Builder是一个系统级(或者说算
[嵌入式]
基于<font color='red'>DSP</font> Builder<font color='red'>数字信号处理器</font>的<font color='red'>FPGA</font>设计
基于DSP控制的25Hz逆变电源抗负荷冲击策略
摘要:提出了一种数字控制25Hz逆变器抗冲击负荷的保护策略,通过计算等效输出阻抗的方法,对逆变器起到了有效的保护作用。通过实验进行了验证,并给出了实验波形。 关键词:逆变器;冲击负荷;数字信号处理器 引言 25Hz逆变电源是铁路区段信号中的供电设备,分别向轨道回路和局部回路供电。由于它是整个铁路区段中的关键设备,因而在电压稳定度、波形畸变以及可靠性上有非常严格的要求。特别是在可靠性上,它要求在负载过载、变压器接入、负载短路这样的冲击情况下都不应造成设备的损坏,并要求能够承受长期短路这样的极端故障。但是,由于功率半导体器件的过载能力差,当负载短路或者接入变压器这样的冲击?负荷的时候,必将导致器件的损坏。因而,对接入冲击性负荷时进行保护
[电源管理]
DSP在在线式UPS不间断电源控制系统研究
  引言   随着计算机的普及和信息处理技术的广泛应用,不间断 电源 UPS在关键负载连接至公共电网方面扮演着重要角色。它们旨在为处于任何正常或异常实用电源条件下的负载提供清洁、持续的电源。德州仪器(TI)TMS320F28335 DSP为在线UPS设计提供增强的、经济高效的解决方案,可以高速执行多种控制算法,从而使实现高采样速率成为可能。   本文实现了基于TMS320F28335的不间断电源控制系统的设计,该系统能够在单 芯片 中实现在线UPS的多控制环路,从而提高集成度并降低系统成本。数字控制还为每个控制器带来可编程性、抗噪声干扰和避免冗余电压及电流 传感器 的使用等优点。DSP 可编程性意味着可以使用增强的算法更新系统
[嵌入式]
<font color='red'>DSP</font>在在线式UPS不间断电源控制系统研究
基于DSP和CPLD技术的多路ADC系统的设计
引言 --- 随着现代电子技术的应用和发展,数字信号处理的内容日益复杂,而ADC是实现从模拟到数字转换的一个必然过程。针对这种情况,利用数字信号处理器和可编程逻辑器件提出了多路ADC系统的设计方法,实现了对动态多路模拟输入信号的采样传输以及处理,简化了电路设计,可编程逻辑器件使得系统的通用性和可移植性得到良好的扩展。系统框图如图1所示。 系统硬件设计   本设计所采用的ADC器件是MAXIM公司的生产的低功耗16位模数转换器(ADC)MAX1162。MAX1162采用逐次逼近型ADC结构,具有自动关断、1.1μs快速唤醒和兼容于SPI/QSPI/MICROWIRE的高速接口,采用+5V单模拟电源,并且具有独立的数字电源引脚,允
[模拟电子]
基于DSP的大功率开关电源的设计
本文介绍的基于DSP的大功率高频开关电源,充分发挥了DSP强大功能,可以对开关电源进行多方面控制,并且能够简化器件,降低成本,减少功耗,提高设备的可靠性。   1、电源的总体方案   本文所设计的开关电源的基本组成原理框图如图1所示,主要由功率主电路、DSP控制回路以及其它辅助电路组成。   开关电源的主要优点在 高频 上。通常滤波电感、电容和变压器在电源装置的体积和重量中占很大比例。从 电路 和 电机学 的有关知识可知,提高开关频率可以减小滤波器的参数,并使变压器小型化,从而有效地降低电源装置的体积和重量。以带有铁芯的变压器为例,分析如下:   图1系统组成框图    2、系统的硬件设计   本电源功率主回路采用
[电源管理]
基于<font color='red'>DSP</font>的大功率开关电源的设计
基于FPGA的直接数字频率合成器的设计和实现
摘要:介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思想、电路结构和改进优化方法。 关键词:直接数字频率合成(DDS) 现场可编程门阵列(FPGA) 直接数字频率合成(Direct Digital Fraquency Synthesis,即DDFS,一般简称DDS)是从相位概念出发直接合成所需要波形的一种新的频率合成技术。 目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片(其中应用较为广泛的是AD公司的AD985X系列),为电路设计者提供了多种选择。然而在某些场合,专用的DDS芯片在控制方式、置频速率等方面与系统的要求差距很大,这时如果
[应用]
Cadence推出两款适用于汽车的新DSP IP内核
6月30日,Cadence Design Systems宣布推出两个用于汽车、消费和工业市场嵌入式处理的新DSP IP内核:Tensilica ConnX 110和ConnX 120,进一步扩展其广受欢迎的Tensilica® ConnX系列雷达、激光雷达和通信DSP。这两个小型、低功耗DSP与经过验证的高性能ConnX B10和B20 DSP共享通用指令集架构(ISA),从而为客户提供更大的设计灵活性。这四个DSP涵盖从低端到超高端的广泛性能范围,可提供可扩展的同类最佳的功率、性能和面积(PPA)。 图片来源:Cadence 128位ConnX 110 DSP和256位ConnX 120 DSP采用N路编程模型,与Co
[汽车电子]
Cadence推出两款适用于汽车的新<font color='red'>DSP</font> IP内核
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved