米波段DBF体制雷达数字接收机的实现

引言

    米波雷达作用距离远、成本低，并且具有较好的反隐身和抗反辐射导弹的能力，是对空情报雷达重点发展的方向之一[1]。采用DBF体制的雷达，引入空间信号处理技术，易于实现低副瓣波束和自适应零点，能够改善传统体制米波雷达在测量方位精度、抗干扰能力等方面固有的缺点；它能实现同时多波束提高数据率，并且波束控制灵活方便，具有很强电子战能力。

    在米波段DBF体制雷达中采用数字接收机，可以直接射频采样实现软件雷达，大幅度减少接收前端的设备量，并具有模拟接收机不可比拟的稳定性。本文提出一种基于CPCI总线的数字接收机，它由多块单板完成10通道数字接收的板卡－TDRB0、用于实时存储数字接收后数据的SCSI磁盘阵列、提供各种时序的内定时控制板和连接它们的二次底板组成，并由上位机软件加载多块板卡的程序，并保证多个数字接收通道之间采样的数据保持同步。

1 系统及其要求

    由于米波段无线电波的频率较高，这就要求数字接收机的模拟信号输入频带较宽，能够达到300Mhz左右的带宽，使之能够直接射频采样雷达回波；由于空情雷达十分重视对远距离小目标的检测，这就要求数字接收机要具有很高的动态范围，提高微弱目标回波信号的信噪比；对于DBF体制雷达，就要求数字接收机不仅具有多通道同时同步工作的能力，还要求每个数字接收通道具有较强的相似性，并具有幅相校正能力；可达几十路甚至上百路的通道数目，也对系统集成度提出了较高要求，同时通用化、模块化的设计也有利于系统的可扩展性、可靠性和可维护性。

    数字接收机在整个雷达系统中所处的位置如下图所示。频综提供给数字接收机采样时钟，接收前端把天线接收下来的信号经过多级滤波放大后送给数字接收机。数字接收机再把经过ADC和数字下变频、脉压之后的数据传给信号处理机。

2 数字接收机的设计和实现

2.1 单块数字接收板硬件的设计

    数字接收机的主要功能模块为单板完成10通道数字接收的板卡－TDRB0。TDRB0是基于CPCI总线的标准6U板卡，其单板总体框图如图2所示。

    为了直接射频采样米波段电波并适应错综复杂的电磁环境，数字接收机需要很高的工作带宽和大的动态范围。这就要求，输入给ADC信号的带宽很宽，以及在很宽的带宽内还具有很低的噪声电平，因此对ADC模块电路的设计要非常小心。TDRB0采用了AD6645作为模数转换器件。AD6645采样率范围在30～105Mhz，量化位数14bit，输入信号带宽270Mhz，单片集成了采保电路和电压参考电路，为设计提供了方便。

    TDRB0的特点之一为通道较多，故选用专用DDC芯片完成数字下变频和抽取滤波等功能，与FPGA实现DDC功能相比，具有开发周期短、每通道性价比较高等优势。这里选用ISL5216，其单片集成4个独立可编程数字下变频通道，数据带宽1Mhz，可实现单级最多256阶的FIR，因此非常适合米波段雷达的窄带信号数字滤波。为了完成10通道的数字接收，可采取如图2所示拓扑，即DDC0和DDC1各处理四通道，而DDC2只处理2个通道。
 

    现代的数字接收系统还会要求具有一定的预处理功能，以减轻后续数据传输和处理的压力。TDRB0采用DSP作为数据处理单元，DSP+FPGA作为数据传输单元，具有较强的运算能力和IO互连能力。考虑到雷达系统通常需要较大的动态范围和较高的运算精度，目前大部分雷达系统数字信号处理模块都选用浮点型DSP器件，以及ADI公司TigerSHARC系列DSP所具有的超强浮点运算能力和IO互连能力，我们选择TS101作为TDRB0的处理、存储和数据传输的中枢。

    TDRB0的对外接口很多，分布于前面板和J1~J5。TDRB0数据后续传输的通路有三条：①PCI总线。TDRB0基于CPCI总线，利用半定制芯片QL5064实现了66Mhz、64bit PCI接口。②TS101自己的四路LINK口，通过J4和二次底板与其他板卡的TS LINK口通讯，其传输速率可达到150MB/s；③FPGA连接在J4和J5上共81 bit IO管脚，可自定义用，也可用于最大传输速率320MB/S的FPDP总线。

2.2 数字接收机平台的搭建

    在米波段DBF体制雷达中，由多块TDRB0组成的数字接收机，与由多块信号处理板卡组成的信号处理机共用一个21槽位的标准6U CPCI机箱。如果采用TDRB0的PCI通道给信号处理机传送数据，可以不用再设计定制的二次底板，但是在本系统中，要求的传输数据率较高，共享型的PCI总线难以承担如此负荷。采用DSP的LINK通过二次底板传数，构成一套专用LINK总线，能够保证传输带宽，并且实现起来也较为灵活方便。同时，通过二次底板， TDRB0接收定时板送过来的定时信号和雷达命令字（如图3所示）。
 

    为了能够离线分析雷达实际的回波数据，数字接收机中还包括一个SCSI磁盘阵列，能够实时的把各通道数字接收后信号存储下来。通过一套SCSI转接板卡，数据从TDRB0经过二次底板流向磁盘阵列。数字接收机存在两套专用LINK总线，一套连接多块TDRB0和信号处理机，数据传给信号处理机，完成正常的雷达信号处理；另一套连接多块TDRB0和SCSI转接板卡，把数据通过转接板卡送给磁盘阵列存储。两套总线之间互不影响，因而既可同时工作，也可单独分开工作。

    在整个雷达系统联调之前，由一块内定时板给数字接收机提供调试时需要的定时时序。当整机联调时，整个雷达系统的其他分系统－波形产生、接收前端等也需要定时时序（如图1所示），此时对整个雷达系统提供定时时序的为一块功能更为强大、接口更加丰富的外定时板。为了使两套定时时序不互相冲突，在二次底板上使用一组Mux，根据上位机命令选通内、外定时，从而决定整个系统的定时时序是由内定时板产生还是外定时板产生（图3）。

2.3 数字接收机软件的实现

    TDRB0的DSP不仅要完成对三块DDC的配置，10个通道ISL5216后数据的缓存、重排，还要完成雷达信号处理中的脉压运算，并把脉压后数据通过LINK口传给信号处理机。由于数字接收机同雷达系统的定时时序紧密相关，因此DSP的软件架构采用中断驱动而不是数据流驱动的方式，如图4。经过优化，用DSP完成一个通道的脉压处理（1024点频域脉压加512点频域脉压）一共需要750μs，对于米波段雷达，其PRI通常为几个ms左右，那么在一个PRI时间内，有足够的时间完成10个通道的脉压处理。
    DBF体制雷达中，通道间幅相不一致会导致天线方向图的旁瓣会升高[2]，信噪比降低，严重影响空域滤波效果。当已经知道通道间幅度和相位误差后，对回波数据乘以校正因子即实现多通道的幅相校正。由于雷达通道数较多，直接在ISL5216中设置校正因子进行幅相校正，与在信号处理机中利用DSP进行多通道的幅相校正相比，可以大幅度减小运算负荷。因此在通道校正中断中，每块TDRB0需要从信号处理机获得校正因子，具体如图4所示。
 

    数字接收机利用上位机通过PCI总线给TDRB0加载DSP程序，由于PCI总线的共享性，DSP程序不是同步开始工作。为了保证板间数据始终同步，要求定时时序要在所有板卡的DSP程序都加载之后才能提供，这样所有TDRB0的DSP同时进入PRI中断，从而保证板间数据的同步。这种先后顺序是通过上位机对二次底板上Mux模块的控制来屏蔽、选通外定时模块所产生的时序来实现的。

3 结论

    本文作者创新点：1.结合某型米波段DBF体制雷达的研制，提出了一种基于CPCI总线的数字接收板卡TDRB0，其具有集成度高、模块化强、动态范围大等特点，通过在外场长时间检验，也证明其具有良好的可靠性。已对工作在雷达系统中的每个通道进行了反复测试：当输入200Mhz以上信号在300khz带宽情况下， ENOB达到10.9bit，动态范围典型值为88dB，DDC滤波器带外抑制度到70dB以上，带内纹波小于0.03dB。2.以多块TDRB0为核心，辅以定制的二次底板、内外定时模块，定时切换模块、SCSI数据采集机箱等调试设备，组成了一个便于工程应用的数字接收机，方便了外场联调，加快了项目进度。实践证明，该数字接收机满足了项目要求，达到了预期目的。