基于DSP/ARM的网络硬盘录像机的设计方案

发布者:跳跃龙珠最新更新时间:2012-11-19 来源: 21ic关键字:DSP  网络硬盘录像机 手机看文章 扫描二维码
随时随地手机看文章
    随着人们生活水平的提高和对工作、生活环境中安全防卫需求的增长,视频监控系统近年来得到了迅速的发展。传统的基于PC 机的视频监控系统多存在着诸如安装携带不便、不能在恶劣环境下使用等一些缺点,这就亟待一种全新的视频监控系统的出现。随着近年来超大规模集成电路和嵌入式软硬件技术的迅猛发展,特别是DSP、PowerPC 等嵌入式芯片的出现,将嵌入式处理器应用到视频监控系统中不仅克服了上述基于PC 机系统的一些缺点,而且其强大的功能加上丰富的外设接口和高度的可编程性使得视频监控的硬件和软件都更容易实现。正是由于越来越高的性价比加上体积小、成本低等独特优势,使得嵌入式芯片在视频监控领域也渐渐拥有了一席之地。

  1 系统概述

  本方案采用DSP+ARM 的双核结构,采用H.264标准作为视频压缩标准,采用开放性的uclinux 操作系统。其中DSP 芯片采用TI 公司的DM642,主要用来进行图像处理,ARM 芯片采用S3C2510 进行操作控制。本方案中服务器不仅要采集、处理视频,还要进行控制,如通过云台的控制对监控图像的视场、方位进行改换等。虽然DM642 具有较高的性能和丰富的接口,但要让DSP 完成上述全部功能,就显得力不从心了,系统的实时性和图像质量将难免受到损伤。

  引入ARM 主机则可从根本上解决这些问题。ARM 是32 位CPU,功能强大,可以构建适于网络传输的操作系统。

  2 系统设计

  2.1 总体设计

  网络硬盘录像机的硬件体系包含以下几个处理单元:视音频采样、视音频压缩处理模块、视音频预览模块、视音频回放模块、记录模块、网络模块、报警输入输出模块、人机界面模块等,以下是网络硬盘录像机的结构示意图,其中包含了压缩模块、预览模块、硬盘控制器及主控模块,各模块之间的数据通过PCI内部总线进行传输。

图1 系统结构示意图

图1 系统结构示意图

  采样的视音频数据由压缩模块进行处理,处理后的视音频数据供预览、录像或通过网络传输,视音频处理的核心部件为数字信号处理器(DSP)。系统资源的管理与调度由主控模块完成,其核心部件为ARM 芯片。

  2.2 视频和音频采集和处理模块

  本系统采用模拟摄像头进行视频数据采集,然后将采集到的模拟数据通过TI 公司的TVP5154 芯片进行数字化,TVP5154 视频编码器支持PAL/NTSC、CVBS 或Y/C 模拟视频输入,8-bit BT.656 数字视频数据流输出,其输出的数字视频流可以与DM642 实现无缝连接。在本地预览和本地回放模块,采用SAA7105 视频解码器进行解码,SAA7105 型视频解码器支持8-bit BT.656 数字视频数据流输入,PAL/NTSC、CVBS 或Y/C 模拟视频输出。通过DM642 的I2C 总线对视频编/解码器的内部寄存器进行编程,实现不同的输入输出,视频编解码器的参数通过I2C 总线配置。作为视频输入口时,视频数据的行/场同步又包含BT.656 数字视频数据流中的EAV和SAV 时基信号控制,视频口只需视频采样时钟和采样使能信号(控制采样起始),TVP5154 用系统时钟SCLK 提供采样时钟,用可编程引脚GPCL 提供采样使能。作为视频输出口时,视频口要为SAA7105 提供时钟和行/场同步信号。DM642 有3 个视频口,每个都可以配置为上下两个通道,但VP0、VP1 的两个通道必须同时为视频输入口或输出口。结合实际应用,在本系统中VP0 和VP1 的 A 通道配置为8-bitBT.656 视频输入口,VP2 A 和B 通道配置为2 个8-bit BT.656 视频输入口,VP0 和VP1 的B 通道配置为MCASP,接四个音频Codec.

  音频部分采用TLV320AIC23B 型音频编/解码器,它支持麦克风/立体声模拟输入/输出和数字音频数据流输出/输入。PLL1708型可编程视频/音频同步数字锁相环给McASP 和TLV320AIC23B 提供时钟信号,SCK02 端口接McASP 的AHCLKX,SCK03 端口接TLV320AIC23B 的主时钟MCLK.PLL1708 的时钟输入为27MHz.DM642 与TLV320AIC23B 的对应引脚功能见表1.

表1 DM642 与TLV320AIC23B 的对应引脚。

表1 DM642 与TLV320AIC23B 的对应引脚

2.3 存储模块

  DM642 的EMIF 在内存中的地址映射分为4 个可独立寻址的空间CE[3:0],自地址0x80000000 起各占256MB.根据设计中所选用芯片的数据宽度等特点,可以对这4 个寻址空间进行配置。其中,CE0 空间配置成64 位宽度,只用于SDRAM 内存的映射;CE1 空间配置成8 位宽度,用于Flash、UART 的映射;CE2 空间配置成16 位宽度,用于ATA 寄存器的映射;CE3 本设计中未使用,可以作为将来扩展子卡用。[page]

    在本设计中,硬盘控制器芯片使用Silicon Image公司的SiI3512双口SATA 控制器来实现SATA 功能。

  SiI3512 直接挂载在S3C2510 的PCI 总线上为系统提供SATA 接口。连接方式如图2 所示:

图2 SiI3512 与S3C2510 的连接方式

图2 SiI3512 与S3C2510 的连接方式。

  2.4 电源模块

  2.4.1 供电电路

  整个电路板采用+5 V 电压供电,可以从外部引入,也可以从扩展的PCI 接口引入。DM642 芯片需要2 个独立的电压,CPU 内核电压GVDD(+1.4 V)和外围I/O 电压DVDD(+3.3 V)。这两个电压在供电时需要严格按照顺序进行,即GVDD 要比DVDD 上电早,至少不能晚于DVDD.设计中采用2 片TI 公司专为高性能DSP、FPGA、ASIC 和微处理器的应用而设计的电源芯片TPS54310,分别给DM642 提供CVDD 和DVDD 电压。在电路连接上将TPS54310(1)的PWRGD引脚和TPS54310(2)的SS/EN引脚相连。

  当(1)的输出电压高于1.2 V 时,芯片(2)开始工作;当这个值达到稳定的+1.4 V 后,PWRGD 引脚输出高电平送到芯片(2)的SS/EN 引脚。这就保证了CPU 内核的上电时间早于I/O 的上电时间,如图3 所示:

图3 电源电路。

图3 电源电路。

  2.4.2 电源监测电路

  为了保证DM642 芯片在电源未达到要求的电平时,不会产生不受控制的状态,而且允许系统中的各个芯片在任意时刻可以通过复位来调整工作状态,这就需要在系统中加入一个电源监测电路,.该电路能确保在系统的加电过程中,CVDD 和DVDD 达到要求的电平之前,DSP 始终处于复位状态。选用了TI 公司生产的TPS3823-33 芯片,其固定复位信号时间长达200 ms,能满足系统中所有芯片的复位需求。芯片带有一个看门狗电路,通过WDI 引脚接收来自CPU 的定时信号,避免发生系统程序跑飞的情况。

  3 系统的软件设计

  3.1 系统的软件设计

  该系统的软件主要包括三个部分:启动程序,内核与根文件系统,专业芯片驱动及应用。为了开发和升级的方便,我们将根文件系统作成RAMDISK 的格式。据此我们将FlashROM 分为3 个区:1 Cramfs,2 Boot-Loader,3 Kernel+RAMDISK.本系统的启动程序用的是DENX 的U-boot-1.1.0.它的主要工作是初始化硬件,为加载操作系统准备必要的环境及其参数,同时可以与开发主机通讯,下载程序到SDRAM 和Flash.通过修改它的一些配置文件,可以完成对目标系统Memory Controller,memory map以及I/O,PCI,Flash,Ethernet controller,Serial等硬件设施的初始化。

  对于芯片驱动程序的编写,一些通用设备驱动,如以太网卡驱动已经在内核中,对于系统的一些专业芯片的驱动由于其特殊性,将其和应用做成Cramfs文件系统格式,在目标板的的操作系统启动时以module 的形式进行加载,方便修改和升级。编写驱动程序可以按照Linux 下编写驱动程序的规则来编写。编写的驱动程序应该具有以下功能:a)对设备的初始化和释放:b)数据从内核传到硬件和从硬件读取数据:c)读取应用程序传递给设备文件的数据和回应应用程序请求的数据:d)检测和处理设备出现的错误。

  设备驱动程序的实质就是中断处理。Linux 中断处理程序分为上半部和下半部。上半部即一般的中断服务程序, 由硬件中断触发,一般运行在关中断的方式下,应当尽可能的短小,处理尽可能的快:下半部运行在开中断和任务串行化的环境下,处理需要较长时间的任务。驱动程序上半部在处理完实时性很强的任务后,用Queue-task 函数将下半部处理函数挂入立即队列,用mark-bh 函数来激活立即队列,下半部就可以最优先的被执行。

  3.2 应用程序的设计

  应用程序的设计可以采用多线程或者多进程的方式。多线程的优点在于线程比进程要小,可以使应用更轻量,线程间通讯方便,缺点就在于由于线程使用同一个地址空间,如果一个线程出了问题,将可能影响到整个系统;多进程各自占有一份内存空间,因此可以增强系统的健壮性,但是多进程增加了系统的开销,同时进程间通讯较复杂。结合我们系统的实际,考虑到各个线程通讯的重要性,我们采取多进程多线程的方式,在软件上增加一个与主进程并行的守护进程,在硬件上设置看门狗,以增强系统的健壮性。

  4 远程控制与通信链路的建立

  本设计采用PPP 串行通信接口协议方式。PPP(PointtoPointProtocal,点对点协议)协议中包含3 个部分:

  在串行链路上封装IP 数据报的方法;建立、配置及测试数据链路的链路控制协议(LCP);不同网络层协议的网络控制协议(NCP)。PPP 具有很多优势;支持循环冗余检测、支持通信双方进行IP 地址动态协商、对TCP 和IP 报文进行压缩、认证协议支持(CHAP 和PAP)等。

  PPP 的实现可以通过2 个后台任务来完成,协议控制任务和写任务。协议控制任务控制各种PPP的控制协议,包括LCP、NCP、CHAP 和PAP.它用来处理连接的建立、连接方式的协商、连接用户的认证以及连接中止。写任务用来控制PPP 设备的数据发送。数据报的发送过程,就是通过写任务往串行接口设备写数据的过程,当有数据报准备就绪,PPP 驱动通过信号灯激活写任务,使之完成对串行接口设备的数据发送过程。PPP 接收端程序通过在串行通信设备驱动中加入"hook"程序来实现。在串行通信设备接收到1 个数据之后,串行设备的中断服务程序(ISR)调用PPP 的ISR.当1 个正确的PPP数据帧接收之后,PPP 的ISR 通过调度程序调用PPP输入程序,然后PPP 输入程序从串行设备的数据缓存中将整个PPP 数据帧读出,根据PPP 的数据帧规则进行处理,也就是分别放入IP 输入队列或者协议控制任务的输入队列。

  5 总结

  我们采用ARM 和DSP 芯片的双核结构组建了一种网络视频服务器。以DM642 和S3C2510 分别作为视频板和主机板的核心芯片,H.264 作为视频压缩方案,操作系统选用了uclinux.本系统充分利用了ARM 和DSP 的各自特点,充分发挥ARM 的事件处理控制能力和DSP 对数字视频大吞吐量要求,同时通过优选主要芯片,努力提高整机性价比。本系统可同时输入16 路视频信号,在保障视频质量的前提下,适于当前不同带宽的网络要求。

   

关键字:DSP  网络硬盘录像机 引用地址:基于DSP/ARM的网络硬盘录像机的设计方案

上一篇:DSP设计流程
下一篇:FPGA夹层卡简化高速数据转换器到FPGA的连接

推荐阅读最新更新时间:2024-05-02 22:26

基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用
摘要:介绍一种以TMS320VC5402 DSP为核心处理器的高速远程数据采集与处理系统。该系统以分时采集方式对多路模拟信号进行数据采集,采样率达40MHz。经过高速处理器的实时处理,通过光缆将数据传送到主控计算机端,作进一步处理与分析。该系统可以广泛应用于需要较高频率远程模拟信号的采集处理场合。 关键词:远程数据采集 DSP 光纤通信 信号处理 随着数字信号处理技术及通信技术的发展,DSP技术应用越来越广泛。将DSP技术应用于高速数据采集,可以对采集数据进行实时处理,同时将高速光缆通信技术应用于远程数据采集的数据传递,能够使采集的大量信号高速可靠地传递至主控计算机作进一步的分析处理。本文介绍了一种使用TMS320VC5402
[嵌入式]
恩智浦推出带有带免费DSP库的Cortex-M3微控制器
    恩智浦半导体(NXP Semiconductors)近日宣布推出两款工作频率为120 MHz的微控制器LPC1769和LPC1759,这是业界速度最快的ARM Cortex-M3微控制器。凭借这一性能水平,在成本限制型应用中实现微控制器控制与信号处理的集成已成为现实,再无需使用专用的DSP硬件。     该款微控制器的256-点16-位FFT执行时间不到190 微秒,其速度比最接近的Cortex-M3替代产品提高54%,性能上可与低成本的DSP相媲美。1024-点16-位FFT的执行时间不到0.89 毫秒。以上时间包括FFT算法的初始化时间及运行时间。     恩智浦半导体副总裁兼微控制器产品线总经理Geoff L
[嵌入式]
ARM、DSP、FPGA的区别是什么?
ARM(Advanced RISC Machines)是微处理器行业的一家知名企业,设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。 ARM架构是面向低预算市场设计的第一款RISC微处理器,基本是32位单片机的行业标准,它提供一系列内核、体系扩展、微处理器和系统芯片方案,四个功能模块可供生产厂商根据不同用户的要求来配置生产。由于所有产品均采用一个通用的软件体系,所以相同的软件可在所有产品中运行。目前ARM在手持设备市场占有90以上的份额,可以有效地缩短应用程序开发与测试的时间,也降低了研发费用。 DSP DSP(digital singnal processor)是一种独特的微处理器,有自己的完整指令系统,
[单片机]
基于DSP的无分电器点火装置的设计
随着电子技术的迅猛发展和绿色环保的要求,人们对汽车发动机点火系统性能的求越来越高,不仅要求实时性强、点火正时特性好、抗干扰能力强,而且要求集成较高、减少故障点、具有自诊断和备用点火功能,同时还要求与PC机通讯并能进行系统软件升级、重要数据更新和在线系统仿真。下面介绍一种基于DSP的新型汽车无分电器点火装置。 1 系统构成 系统中央处理单元ECU由一片DSP和一片通用单片机组成。DSP主要用于对信号的采集、处理,控制算法实现,与辅助单元和PC机进行通讯;单片机主要用于系统监测和备用点火等。系统结构框图如图1所示。 系统采用了集成点火组件。点火组件用于完成闭合角控制、恒电流控制、过电压保护、停车断电保护等功能
[嵌入式]
DSP和CPLD的空间瞬态光辐射信号实时探测研究
 探测系统对输入的空间瞬态 光辐射 信号进行实时识别处理,反演估算出空间瞬态信号能量大小并报告发生时刻。采用 DSP + CPLD 的数字处理方案,利用dsp的高速数字信号处理特性及cold的复杂逻辑可编程特性,可实现对瞬态信号的实时识别和处理。其中用cpld实现a/d变速率采样,解决了嵌入式系统线路板面积有限与实时处理需要大容量存储空间的矛盾。   实时处理我国现役空间瞬态光辐射信号探测系统中,老型号较多,大部分没有配备自动检测和录取设备。空间瞬态信号的录取、数据的处理和上报大多由人工进行,难以胜任复杂环境下快速、准确录取信号以及气象情报入网的要求。为适应现代化气象分析的要求,采用dsp+cpld的方式将极大地提高现有空间瞬态信号
[嵌入式]
骁龙820渐行渐近,集成全新Hexagon 680 DSP
骁龙820的脚步声越来越近。最新的消息是,Qualcomm宣布骁龙820将集成全新的Hexagon 680 DSP。 Hexagon 680有两项主要的新特性。第一,它是一个完全独立的、用于传感器处理的DSP。它被巧妙地命名为 低功率岛 (low power island),用于改善 始终开启 用例中的电池续航时间,包括计步器或活动计数器,以及传感器辅助定位,当GPS信号不够强时,手机的传感器可以提供更精确的定位。 第二项特性是以Hexagon向量扩展(HVX)的形式为Hexagon DSP 提供更新水平的功率。这个增加的硬件在与Qualcomm Spectra相机图像信号处理器(ISP)配合使用时,支持先进的
[嵌入式]
骁龙820渐行渐近,集成全新Hexagon 680 <font color='red'>DSP</font>
基于TMS320C6701 DSP的线性调频信号的数字脉冲压缩
摘要:线性调频信号可以获得较大的压缩比,有着良好的距离分辨率和径向速度分辨率,是目前雷达信号采用的主要形式。详述了如何利用TI公司的TMS320C6701 DSP实现线性调频信号的频域数字脉冲压缩,给出了系统的实现框图和脉压结果。 关键词:浮点DSP 数字脉冲压缩 频域处理时域处理 线性调频信号具有抛物线式的非线性相位谱,能够获得较大的时宽带宽积;与其它脉压信号相比,很容易用数字技术产生,且技术上比较成熟;所用的匹配滤波器对回波信号的多卜勒频移不敏感,因而可以用一个匹配滤波器处理具有不同多卜勒频移的回波信号。这将大大简化信号处理系统,因此它在工程中得到了广泛的应用。采用这种信号的雷达可以同时获得远的作用距离和高的距离分辨率。
[嵌入式]
基于CS5451A的三相多功能电能表设计
随着电子技术的飞速发展,电能表的集成度越来越高,在三相多功能电表市场上,主要有两种架构:电能计量芯片加微控制器;A/D转换芯片加微处理器。第一种方案成本比较低,功能主要取决于电能芯片,微控制器不能进行复杂的数据处理,所以不具有谐波分析功能。第二种方案可以通过复杂的数据处理,实现非常多的功能。本文主要介绍基于CS5451A+TMS320F2801的三相多功能电表设计。 CS5451A是Cirrus Logic公司为能源测量工业设计的高度集成的Δ-Σ A/D转换器。CS5451A在一个芯片上集成了6个Δ-Σ A/D转换器、滤波器和一个与微控制器或DSP相联接的串行接口。CS5451A与一个变流器或可测量电流的分流器和电阻分割器或测量
[工业控制]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved