基于FPGA+DSP的红外信息数据处理系统设计

发布者:糖三角最新更新时间:2014-05-18 来源: 互联网关键字:FPGA  DSP  红外信息  数据处理 手机看文章 扫描二维码
随时随地手机看文章
现代空战中,光电对抗装备在战争中扮演着重要的角色,而红外侦测与跟踪系统由于采用的无源探测技术,因此与雷达等主动探测系统相比具有隐身性强、抗干扰能力好和小型化程度高等优点,受到业内的关注。新一代红外成像导引系统须具备高精度、处理速度快、实时性强且反应时间短等特点,这便要求图像处理计算机能满足图像处理中大数据量、复杂运算、实时性强、高传输率和稳定可靠等要求。文中从工作原理、硬件及软件3个方面介绍了基于芯片的红外信息数据处理系统设计方法。

1红外制导控制系统硬件总体设计

红外信息数据处理系统按照功能划分为两大板块,由图像信息处理板和控制信息处理板组成数据处理系统。其红外制导控制信息数据处理系统如图1所示。图像信息处理板主要承担大量的实时图像信号预处理、图像信号处理与控制任务;控制信息处理板控制接口信号的采集,跟踪回路的解算,控制输出及与飞控计算机等的通讯,同时控制管理模块也是系统的管理模块,完成对系统的输入/输出操作、同步控制、系统状态管理等功能。

基于FPGA+DSP的红外信息数据处理系统设计
图1 红外信息数据处理系统框图

2图像处理模块的硬件设计

图像处理模块的硬件由复位电路、时钟电路、图像采集及预处理电路、图像处理电路、电源转换电路和外部接口等电路组成。组成框图如图2所示。

基于FPGA+DSP的红外信息数据处理系统设计
图2 图像采集单元电路组成

2.1图像采集单元

图像采集单元包括扫描同步接口电路、探测器接口电路、前端调整电路、A/D转换电路、采样控制与数据整合电路及数据缓存(同步双口)电路等组成。电路组成框图如图2所示。扫描同步信号是来自系统中扫描模块,该信号提供系统时序基准,其信号同步于帧同步信号。扫描同步信号从底板连接器接入。探测器接口电路包括:参考电源、温度信号、采样控制信号及2路视频模拟信号等,以上信号在内部采集电路的控制下,保证每帧图像数据的同步采集。调整电路将探测器输出的视频信号调整至高速A/D输入的范围,差分视频信号经差分驱动器放大驱动,其共模输入电压为视频A/D片内参考信号(2.5 V)。模拟信号输入到A/D采用差分输入方式。视频A/D主要用于将视频电路间的模拟信号与数字信号进行转换。根据电路整体要求,A/D转换电路需满足采样频率高、功耗低、转换精度高等要求。采样控制和数据缓存电路由内部采样控制电路完成。数据缓存电路由FPGA内部双口存储器完成,具有高速、可同步及异步读写操作等性能。

2.2 图像处理电路

DSP图像处理电路主要包括处理器及外围配置电路、存储器电路及与控制板接口通信的McBSP串口电路等。处理器选用TI公司高性能定点TMS320C641x系列中C6414 GIZA-6E3作为图像信息处理C6414-6E3,时钟周期为1.67 ns,内部工作时钟可达600 MHz,最高处理速度可达4 800 MIPS;内部存储器容量8 Mbit;有2个扩展存储器接口,EMIFA为64 bit,EMIFB为16 bit,EMIFA的总线频率可达133 MHz,最大可寻址空间为1280 MB;内核工作电压为1.4 V,工作温度可达-40~105℃。其完成红外成像制导导引头图像组合、分割与增强、模板匹配、背景处理、目标提取和目标跟踪等主处理算法。

FPGA预处理单元是图像信息处理板上另一个核心部件,采用Xilinx公司Vertex-II系列中的XC2V2000-FG676来实现。XC2V2000具有200万门的规模,内部的存储资源有1 Mbit的Select RAM,336 kbit的Distributed RAM,IO管脚资源达到408个,8个DCM.FPGA预处理单元设计由视频采集控制与数据整合单元、视频采集缓冲和主处理缓冲双口存储器、预处理单元、图像输出子卡数据传输接口控制、串行SPI接口控制器、LVDS数字视频输出接口、访问DSP/HPI接口的主机控制电路等部分组成。另外,图像信息处理板的FPGA配置可实现外场在线配置功能。

存储器电路包括Flash、FPGA内部同步双口两种存储器。可与C6414的(EMIF外部存储器接口,C64有2条总线EMIFA与EMIFB)连接,在使用时需通过DSP/BIOS对EMIF总线进行配置,确定访问时序。图像信息处理板上有2片Flash资源分别属于DSP和FPGA,其中属于FPGA的Flash保存的是板上控制代码,属于DSP的Flash除用以存储模块BOOT程序,还可对用户应用程序进行存储。为了采用从并方式配置FPGA,将其所属Flash连接在C6414的EMIFB异步BANK CE0,采用异步的读写信号;为支持C6414从ROM引导的机制,DSP所属Flash连接至C6414的EMIFB异步BANK CE1采用异步的读写信号。双口存储器主要用于存储帧图像数据,在图像信息处理板的FPGA上配置了双口存储器。应用中可通过FPGA设计配置同步或异步双口存储器与C6414实现数据交换,容量按图像帧大小可配置为16 kbit×16 bit,也可配置16位或32位访问方式。图像信息处理板上双口存储器连接在C6414的EMIFA同步BANK ACE0空间,可配置同步方式或异步方式。

3控制信息处理模块的硬件设计

控制信息处理板由处理器、时钟及复位电路、存储器、数字脉冲计数与逻辑控制电路、模数转换A/D电路和指示灯电路组成。如图3所示。

基于FPGA+DSP的红外信息数据处理系统设计
控制信息处理板信号处理器采用TMS320F2812,由30 MHz晶体提供输入工作时钟,16位总线宽度,可访问128 kW的片上程序存储空间和64 kW的数据存储空间,具有三级外部中断。时钟电路采用外部晶振为F2812提供30 MHz的时钟输入,由内部PLL电路配置F2812工作时钟为120 MHz,外部总线工作时钟为60 MHz.复位电路由本板的LDO电源转换器输出,复位输入经CPLD的逻辑控制均产生控制信息处理板的复位。控制信息处理板主要有以下存储器配置:F2812片内存储器包括:18 kW的SARAM、128 kB的Flash、4kB的Boot Rom.片外存储空间包括:512kB的SRAM、1 kB的飞控计算机双口存储空间、3路数字脉冲计数电路的数据寄存器及板上2片A/D转换器的数据端口地址等。

可编程逻辑CPLD电路完成控制信息处理板的3路数字脉冲计数、复位电路和译码逻辑等,译码逻辑由F2812的外部存储器片选信号和高位地址线一并通过逻辑译码产生访问A/D芯片及与飞控模块接口的片选信号。

CPLD实现对3路数字脉冲信号进行计数测频的原理是;将3路数字脉冲信号经CPLD测频电路对脉冲信号进行计数处理后,通过软件编程由F2812定时读取。

2片A/D转换器实现9路模拟量输入的模数转换,A/D电路见图4.系统输入9路差分交流模拟信号,这9路模拟信号需使用差分运放调整至0~+5 V,同时输入到A/D转换器,采样时钟由CPLD控制。

基于FPGA+DSP的红外信息数据处理系统设计
4软件功能设计

图像控制信息处理系统结构复杂、接口繁多。因篇幅限制,仅对验证其是否满足成像导引系统和目标信号处理系统指标要求的BIT测试方法作了简要介绍。A/D测试选用数字化FFT方法进行,Flash和RAM类的测试用读写比较片内空间数据完成判断,接口类测试通过硬件接口从外部输入模拟信号后运行软件对运算结果进行阈值判断实现,图像数据传输率测试通过EMIF总线与FPCA内部的同步双口RAM配置为主从式测试回路方法而实现。而BIT测试结果则通过RS422接口转RS232接口,连接PC机显示。测试结果显示直观,局部电路出现故障易于定位。

5结束语

文中针对弹载计算机红外图像信息处理的需求,以(TMS320C6414)处理器+(XC2V2000-FG676)为核心开发了数据处理系统,进行了软硬件设计。经测试结果表明,该系统具有较强的处理能力,调试方便,在发生硬件故障时易于定位。

关键字:FPGA  DSP  红外信息  数据处理 引用地址:基于FPGA+DSP的红外信息数据处理系统设计

上一篇:一种基于ARM+DSP的音频处理系统设计方案
下一篇:基于TMS320C6455的外部FLASH自动加载设计

推荐阅读最新更新时间:2024-05-02 23:04

蓝牙评估套件将缩短嵌入式设计开发流程
来自Hillsborough,新泽西的ZBA公司日前发布了一套新型蓝牙评估装置BT44-DEV-KIT,其包含对该公司的BT44评估版的软件加密狗的支持。BT44-191设计为表面贴装无引脚芯片载体模块(LCC),由于其内置天线,因此设计师只需要加载电源以及一个外置收发装置即可。 ZBA同时提供提供一个12 pin,2mm,双通道连接器的BT44-191C模块(SAMTEC CLT106-02-L-D)。其称此方法类似于ZigBee无线标准,其中标准模块均是以一个共同的方式(合并无线支持)支持嵌入式系统。 开发工具包括用于IVT的BlueSoleil开发工具工具包以及开发文档的CD,其文档包括天线设计指南
[嵌入式]
基于DSP的简单、经济、实用的无功补偿器设计
   1 引言   大型并网型风力发电机一般采用异步发电机。异步发电机在向电网输出有功功率的同时,还必须从电网中吸收感性的无功功率,加重了电网无功功率负担。异步发电机抽取的感性无功功率主要为了满足励磁电流的需要,另一方面,也满足转子漏磁的需要。单就前一项来说,一般大中型异步电极,励磁电流约为其额定电流 20%~25%,如此大的无功吸取如果不经过补偿直接并网,就会表现出功率因数(PF)较低,不仅对电网形成污染,而且防碍有功功率的输出,还会造成线损增加,送电距离远的末端用户电压降低,电网稳定性降低等问题。进行 无功补偿 ,提高功率因素,对提高设备利用率、提高输电效率及改善电网质量,具有重要的实际意义。目前调节无功的装置主要有调相
[电源管理]
基于<font color='red'>DSP</font>的简单、经济、实用的无功补偿器设计
FPGA如何让工业4.0大放异彩
技术领域最热门的话题之一就是工业4.0,它本质上是指将数字化、自动化和互连计算智能融入制造业。 这背后的思路就是将云计算、物联网(IoT)和人工智能(AI)的价值与功能相融合,从而在制造也和其他工业环境中实现更智能、更可靠、更高效的运营。 工业4.0愿景的一个重要部分是创造智能互联机器。 几十年来,在这类的环境中使用的大部分设备与外界交互的方式非常有限。物理旋钮、仪表和其他简单的视觉机制通常是了解设备当前状态的唯一手段。随着时间的推移,各个行业开发了一些简单的连接和监控形式,包括PLC(可编程逻辑控制器)和SCADA(监控和数据采集),分别用于这些机器的硬件物理连接和软件监控。 随着技术的发展以及对这些不同设备的需求
[焦点新闻]
<font color='red'>FPGA</font>如何让工业4.0大放异彩
G.723.1在DSP数字对讲机基带系统中的应用
  随着通信技术的发展,传统的模拟对讲机已不能满足人们的需求,对讲机数字化势在必行。信息社会的高速发展使频谱资源变得愈加宝贵,信道利用率成为一项关键因素。如何在有限的信道资源下,通过压缩信源以提高传输效率,已成为当前急需解决的问题之一。DSP数字信号处理器的运算能力越来越强,本设计采用TI公司的通用定点DSP TMS320C5509A作为基带系统的处理器,主要对G.723.1语音压缩编码在频带、DSP资源有限的数字对讲机基带系统中的具体应用进行研究与实现。   1 G.723.1语音压缩编码原理   G.723.1标准主要用于对语音及其他多媒体声音信号的压缩。该算法是H.324系列标准的一部分,包含2种工作速率:低速率(5.3
[嵌入式]
FPGA智能创新国际大赛总决赛在重庆问鼎!
由中国国际智能产业博览会组委会与英特尔公司主办的2019中国国际智能产业博览会FPGA智能创新国际大赛总决赛26日在重庆举行,旨在积极推动人工智能、5G、大数据等前沿科技领域的智能应用创新与国际合作,是英特尔以数据为中心、构建面向未来的产业生态的又一硕果,最终深圳鲲云科技、北京清锋时代科技和上海品奇数码(PQ Labs)分别摘获冠亚季军。 那么,这次荣获桂冠的三支团队分别来自哪些领域? 深圳鲲云科技(深圳鲲云信息科技有限公司)是一家高性能人工智能芯片公司,由定制计算芯片领域的国际权威、应该皇家工程院院士陆永青院士、牛昕宇博士和蔡权雄博士等联合创立,自主研发定制数据流(CAISA)架构和端到端自动编译工具链 RainBuild
[手机便携]
<font color='red'>FPGA</font>智能创新国际大赛总决赛在重庆问鼎!
推出XA 汽车 ECU开发套件
赛灵思公司推出赛灵思汽车(XA)电子控制单元(ECU)开发套件。该套件基于赛灵思公司满足汽车应用标准的低成本 Xilinx® XA Spartan™-3E 现场可编程门阵列( FPGA )器件。 XA 汽车 ECU 套件为快速开发车内网络、信息娱乐、辅助驾驶以及驾驶信息系统提供了一个平台。 赛灵思公司与汽车电子解决方案主要供应商 Si-Gate GmbH 合作开发了这一 XA 汽车 ECU 开发套件。该套件包括一个带有预工程化硬件接口的开发板,支持众多汽车应用IP。利用这一完整的开发环境,汽车设计人员可快速完成器件评估,迅速完成设计并开始运行。 “FPGA内在的灵活性和可编程能力改
[嵌入式]
Altera功能安全包与灵活的FPGA相结合,实现“锁步”方案
支持系统设计人员开发宽诊断覆盖范围,符合安全标准的功能安全应用 Altera公司(NASDAQ: ALTR)今天宣布,开始提供面向Nios II嵌入式处理器的Altera 功能安全锁步解决方案,这一解决方案降低了设计周期风险,帮助系统设计人员简化工业和汽车安全应用的认证。Altera与意大利比萨的功能安全领先供应商YOGITECH联合开发的锁步解决方案采用了Altera FPGA、SoC,认证工具流程,以及YOGITECH的知识产权(IP)内核。这一解决方案帮助客户在Altera FPGA中轻松实现SIL3安全设计,包括低成本Cyclone V FPGA和MAX 10 FPGA系列。在11月24号至26号德国纽伦堡举
[嵌入式]
在莱迪思FPGA中实现DC-SCM
在莱迪思FPGA中实现DC-SCM 莱迪思半导体白皮书 2022年4月 目录 第一节 摘要 第二节 DC-SCM是什么? 第三节 为什么要使用DC-SCM? 第四节 DC-SCM架构 第五节 DC-SCM LTPI 第六节 莱迪思LTPI 第七节 莱迪思DC-SCM的安全实现 第八节 莱迪思DC-SCM的控制实现 第九节 莱迪思产品革新:一种方案三种关键特性 第十节 支持DC-SCM的莱迪思产品 第十一节 使用莱迪思SupplyGuard™实现端到端的保护 第十二节 结论 第十三节 参考文献 摘要 DC-SCM是OCP硬件管理项目的一个子项目。DC-SCM实施模块化服务器管
[嵌入式]
在莱迪思<font color='red'>FPGA</font>中实现DC-SCM
小广播
热门活动
换一批
更多
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved