基于ARM11和DSP协作视频流处理技术的3G视频安全帽设计

发布者:科技驿站最新更新时间:2014-07-13 来源: 21IC关键字:DSP  协作视频流处理  3G视频安全帽 手机看文章 扫描二维码
随时随地手机看文章

 1.引言

为提高在高危工作场所现场作业的可控性,本文采用仿生学原理和高集成度设计实现了与人眼同视角的3G视频安全帽。本设计由视频安全帽和腰跨式数据处理终端两部分组成,采用高可靠性航空插头连接。其中图像处理采用三星公司的S3C6410ARM11处理器和TMS320DM642 DSP处理器组成。本设计结合DSP处理器在视频压缩方面的优势和运行于ARM之上的Linux操作系统在数据管理与任务调度机制方面的出色表现,由DSP完成图像处理功能,并通过高速接口把视频数据传输给嵌入式微处理系统,完成视频数据的传输、存储功能。

2.系统构成

本设计由视频安全帽和腰跨式视频终端两部分组成。视频安全帽中包含1路视频输入、1路音频输入和1路音频输出,并配备辅助灯光。腰跨式视频终端主要由ARM11和DSP双核系统、3G无线模块和电源管理模块组成,主要完成数据处理、传输、存储和系统控制功能。

2.1 ARM处理系统设计

ARM处理系统,主要由主控模块、数据存储系统、模拟数字信号的采集模块等部分。

CPU采用三星公司S3C6410A处理器,最高工作频率可达667MHz.

2.2 DSP视频处理系统设计

DSP图像处理系统由三部分组成,视频解码、图像处理。其中视频解码采用TVP5150超低功耗解码器,图像处理采用TMS320DM642(简称DM642)DSP处理器,它可在600MHz时钟频率下工作,指令周期为1.67ns,每个指令周期可并行8条32位指令,处理能力可达到4800MIPS的峰值计算速度。

摄像头模拟信号通过TVP5150解码后,送到DM642芯片进行H.264视频压缩,压缩后的信号传送到ARM嵌入式系统通过3G模块将数据传送至远端服务器或进行本地存储。

2.3 ARM系统与DSP系统间的协作实现

如图1所示,视频信号经DSP压缩编码后通过主机接口(HPI)将数据传送至S3C6410A中进行下一步数据传输或存储,其电路图如图2所示。

本文选用HPI16模式,主要接口信号线如下:

(1)16位数据线HD[15:0],这些数据线在没有用到HPI读写功能时处于高阻态。

(2)2条访问控制选择信号线HCNTL[1:0]。

它的状态用来控制当前访问的是三个HPI寄存器中的哪一个,HCNTL[1:0]=00时,主机对HPIC寄存器进行读写操作:HCNTL[1:0]=01时,主机对H P L A寄存器进行独显操作;HCNTL[1:0]=10时,主机以抵制自动增加的方式对HPID寄存器进行读写操作,每读取一次HPID,HPIA自动增加一个字抵制(4个字节);HCNTL[1:0]=11时,主机以固定地址模式对HPID寄存器进行读写操作,HPIA寄存器地址不变。

(3)半字识别选择信号线HHWIL.由于DM642最小存储单位是字(32bit),当HPI配置为HPI16时,需要连续传输两个半字组成一个字传给主机,HHWIL信号线用于区分先传高位半字还是低位半字。

(4)地址选通输入信号线HAS.此信号用于主机的数据线和地址线复用情况。不用时此信号应该接高。

(5)主机读写选择信号线HR/W.主机必须将HR/W设置为高以进行读操作,设置为低以进行写HPI操作。

(6)3条选通信号线HCS,HDS1和HDS2.这三个信号线在片内组合为一个低电平有效的选通信号HSTROBE.

(7)准备好信号线HRDY.当该信号线为低时,表明HPI己准备好传送数据。

(8)向主机发送中断信号线HINT.

如图2所示,将S3C6410的Bankl片选信号nCS7与nHCS连接,使HPI接口作为外部物理地址映射到S3C6410相应内核空间,Bankl地址空间从0×08000000到0x0fffffff而将读写信号nOE和nWE分别接到nHDSl和nHDS2.本系统采用的是HPll6模式,将32位数据分低16位和高16位分别存储,这里采用ADDR5控制半字节标识选择。将S3C6410的AB2、AB3连接到HCNTL0、HCNTLl,能够方便的对HPI的三个寄存器HPIC、HPIA、HPID进行寻址。ADDR6连接到DM642的HR/W,通过控制此地址线来实现HPI读写的选通,HRDY反相后与WAIT信号线相连,DM642的HINT直接连接到S3C6410的外部中断IRQ5引脚上,以实现DSP对主机中断信号的传输。

经测试,基于HPI16数据传输协议,DM642与S3C6410间的通信速率可以达到50Mbps,带宽足够用来传输MPEG等压缩的视频数据。

3.总结

基于本文设计的ARM11和DSP协作视频流处理技术的3G视频安全帽以在石油、电力等行业野外作业中得到应用。文章采用HPll6的传输模式,其传输速度能够较好地满足实际需求,后续将尝试采用HPl32模式,传输速度还会得到进一步提高。在ARM与DSP之间的通信中,通过视频数据通信协议的引入,与传统的通过read/write buffer实现通信相比,视频数据传输的可靠性得到了较好的保证。

关键字:DSP  协作视频流处理  3G视频安全帽 引用地址:基于ARM11和DSP协作视频流处理技术的3G视频安全帽设计

上一篇:嵌入式DSP访问片外SDRAM的低功耗设计研究
下一篇:基于DM9000A的DSP以太网接口设计与实现

推荐阅读最新更新时间:2024-05-02 23:05

Credo推出Seagull 452系列高性能光DSP芯片——八通道/四通道/双通道DSP
Credo推出Seagull 452系列高性能光DSP芯片——八通道/四通道/双通道DSP 功耗、性能和成本经过优化,契合日益增长的AI需求 加州圣何塞和中国深圳,2023年9月5日—— Credo Technology是一家提供安全、高速连接解决方案的创新企业。Credo致力于为数据基础设施市场提供其所必须的高能效、高速率解决方案,以满足其不断增长的带宽需求 。Credo今日发布Seagull 452系列高性能、低功耗光DSP新品。该系列包括三款光DSP产品:Seagull 452(八通道),Seagull 252(四通道)以及Seagull 152(双通道)。三款产品均集成VCSEL、EML和SiPho驱动。 Cre
[嵌入式]
利用Virtex-5 SXT 的高性能DSP解决方案
SXT 平台实现 DSP 的带宽最大化、功耗最小化 作者:Brent Przybus Xilinx 公司 高级产品部 高级营销经理 brent.przybus@xilinx.com 二十多年来,FPGA 为世人提供了最灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现,可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来,就可以利用大规模并行计算实现有效的滤波器算法。 在未加工频率性能方面的损失,通过并行计算得到了弥补,而且得远大于失,可谓“失之东隅,收之桑榆”;由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移,乘法器和加法器的实施越来越高效。1998
[嵌入式]
浮点DSP精度决定新兴应用的成败
自十多年前浮点数字信号处理器 (DSP) 推出以来,就为实时信号处理提供了算术上更为先进的备选方案。然而,定点器件至今仍是业界的支柱,当然成本低是主要原因。定点 DSP 每器件产品的价格更低,这对大规模大众市场应用而言是相当重要的优势。 相比较而言,浮点 DSP 能够实现更快速而简便的开发,因此对开发成本比单位制造成本重要的小规模应用而言,更是最佳的选择。 最近几年,高密度集成与支持改善使两种 DSP 在使用方便性与成本上都较为接近。目前,器件类型的选择越来越取决于应用数据集是否要求浮点格式的更多计算功能。因此,设计大规模量产信号处理应用的开发人员现在开始发现浮点格式更多的内在价值。他们将视线投向传统定点 D
[嵌入式]
DSP将引领未来半导体技术向新兴应用迈进
半导体技术 如何发展是目前业界需要认清的一个事实。德州仪器公司首席科学家方进(Gene Frantz)日前在深圳举办的TI开发商论坛上指出:“虽然摩尔定律到目前仍有效,但是有一样东西已不能跟上摩尔定律的发展,这就是时钟频率。从过去几年来看,时钟频率已到了一个极点。时钟频率的提升,已受到石英晶振的制约,除非将来有新的替代材料,因此多核一定是趋势。未来的系统将由众多异构处理单元组成,每个单元都是一个单时钟域处理器。处理元件的布局风格将类似于目前的FPGA。” 方进曾提出过一个著名的“方进定律”,即半导体的功耗每18个月降低一半。当初进入90nm时,曾有人对此定律产生怀疑,“这是因为90nm时出现了待机功耗与工作功耗一样的
[工业控制]
Altera推出DSP Builder版本8.0
Altera公司发布具有第二代模型合成技术的DSP Builder工具版本8.0,该技术使DSP设计人员能够自动产生采用高阶Simulink设计描述架构的时序最佳化RTL程式码,设计人员可在几分钟内实现接近峰值FPGA性能的设计。 DSP Builder工具自动加入串流阶级和暂存器,透过分时多工技术產生高度最佳化的功能设计,例如数位升频(DUC)、降频(DDC)、峰值因子抑制(CFR)和数位预失真(DPD)等功能。用户能够迅速完成系统层级设计,并针对载波频宽、载波数、天线和分区变化轻易调整设计。DSP Builder版本8.0提供了多天线、多载波WiMAX和WCDMA DUC与DDC设计等的设计实例。 Altera软体、嵌入式和DS
[嵌入式]
基于DSP与AD9852的任意信号发生器
直接数字式频率合成(DDS)技术是继直接频率合成和间接频率合成之后,随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。DDS技术具有相对带宽宽、频率转换时间短、频率分辨率高等优点,输出相位连续,频率、相位和幅度均可实现程控,常用于高精度频率合成和任意信号发生。本文在发动机电控单元(ECU)硬件在环仿真系统的设计中,使用TMS320 LF2407A控制2片AD9852产生2路同步的任意信号,仿真发动机工作时的真实信号。 1 AD9852和TMS320LF2407A简介 AD9852是美国Analog Devices公司生产的新型直接数字频率合成器,具有频率转化速度快、频谱纯度高、工作温度范围宽、集成度高等特
[应用]
DSP、FPGA、ARM,哪个更有前途?
  1、这世界真是疯了,貌似有人连 FPGA 原理是什么都不知道就开始来学习 FPGA 了。   2、 DSP 就是一个指令比较独特的处理器。它虽然是通用处理器,但是实际上不怎么“通用”。技术很牛的人可以用 DSP 做一台电脑出来跑windows,而实际上真正这么干的肯定是蠢材。用 DSP 做信号处理,比其他种类的处理器要厉害;用DSP做信号处理之外的事情,却并不见长。而且信号处理的代码一般需要对算法很精通的人才能真正写好。数据结构里面的时间复杂度和空间复杂度在这里是一把很严酷的尺子。   3、 FPGA 只不过披着软件的外衣,实际上是硬件。FPGA内部有两层相对独立的电路。使用者“编码- 编译”后生成一个映像,这个映像
[嵌入式]
基于闪烁存储器的TMS320VC5409DSP并行引导装载方法
    摘要: 闪烁存储器Am29LV400B的主要特点及编程方法;通过把FLASH的前32K映射到DSP TMS320VC5409的数据空间,按照自举表(Boottable)的格式在FLASH中存储程序代码,由DSP引导装载(Bootloader)程序实现了FLASH的16位并行引导装载;结合实例介绍了该引导装载方法的实现过程。     关键词: DSP 闪烁存储器 引导装载 TMS320VC5409是TI公司推出的第一代的高性能、低价位、低功耗数字信号处理器(DSP)。与现在流行的TMS320C5409相比,性能提高了60%,功耗效率提高了50%。它的应用对象大多是要求能脱机运行的内嵌式系统,如
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved