基于DSP的自适应滤波器的设计方案

发布者:乘风翻浪最新更新时间:2015-01-30 关键字:DSP  自适应滤波器 手机看文章 扫描二维码
随时随地手机看文章
  根据自适应滤波的原理,主要论述和分析了易于实现的最小均方差算法,通过比较IIR结构和FIR结构滤波器的优缺点,采用横向FIR结构的自适应滤波器来实现。为了满足自适应滤波的实时性要求,采用TMS320F28234芯片的系统设计,并设计了其硬件最小系统和软件系统,最后用TMS320F28234实现自适应滤波器。仿真结果表明,本方案的自适应滤波器滤波效果优越,具有较强的实用性。

  0 引言

  滤波是信号处理领域的一种最基本而又极其重要的技术。利用滤波技术可以从复杂的信号中提取所需要的信号,同时抑制噪声或干扰信号,以便更有效地利用原始信号。滤波器在电子电路系统中应用很多,技术也较为复杂,有时滤波器的优劣直接决定产品的性能,所以滤波器的理论研究和产品开发非常的重要。

  自适应滤波器是相对固定滤波器而言的,当固定的设计规范是未知的,或者采用时不变滤波器不能满足设计的要求设计规范时,就需要采用自适应滤波器。严格地讲,自适应滤波器是一种非线性滤波器,因此不满足齐次性和叠加性条件,如果在某个给定的时刻固定的滤波器参数,则其输出信号是输入信号的线性函数。自适应滤波器是在没有任何关于信号和噪声的先验知识的条件下,自适应滤波器利用前一时刻已获得的滤波器参数来自动调节现时刻的滤波器参数,以适应信号和噪声未知或随机变化的统计特性,从而实现最优滤波,所以其适用范围更广。

  1 DSP 的自适应滤波器的总体方案设计

  本系统采用利用数字信号处理器来完成自适应滤波器的设计,系统如图1所示。

  

  系统工作原理:自适应滤波器的整体设计思路中模拟信号输入,输入信号首先进行抗混叠滤波,然后将模拟信号变换成数字信号。根据奈奎斯特抽样定理,为保证有用信息不丢失,抽样频率至少是输入带限信号最高频率的2倍。经过ADC转换成数字信号,DSP芯片预先设计好的自适应滤波算法程序,对输入的数字信号处理。这种自适应滤波器的设计是具有跟踪信号和噪声变化的能力,也不需要知道关于输入信号的先验知识。

  经过DSP芯片处理后的信号通过DAC再转换成连续的模拟波形,之后进行平滑滤波就可得到需要的模拟信号。

  1.1 自适应滤波器原理

  自适应滤波器是一种能够自动调整本身参数的特殊维纳滤波器,在设计时不需要预先知道关于输入信号和噪声的统计特性,它能够在工作过程中逐步“了解”或估计出所需的统计特性,并以此为依据自动调整自身的参数,以达到最佳滤波效果。一旦输入信号的统计特性发生变化,它又能够跟踪这种变化,自动调整参数,使滤波器性能重新达到最佳。

  自适应滤波器中参数可调数字滤波器结构可以是FIR数字滤波器或IIR数字滤波器,也可以是格型数字滤波器,输入信号x(n) 通过参数可调数字滤波器后产生输出信号(或响应)y(n),将其与参考信号(或称期望响应)d(n)进行比较,形成误差信号e(n),并以此通过某种自适应算法对滤波器参数进行调整,最终使e(n) 的均方值最小。

  图2所示即为自适应滤波器的一般结构。

  

  1.2 自适应滤波器结构

  自适应IIR滤波器与自适应FIR滤波器相比较,自适应IIR 滤波器存在突出的缺点,主要的缺点包括:自适应IIR滤波器存在不稳定的可能性倾向;而且收敛速度慢等。因此,一般采用FIR滤波器作为自适应滤波器的结构。自适应滤波器最直接的实现就是直接形式的FIR结构,但在本论文中采用FIR横向结构设计自适应滤波器。这种结构仅包含有由延迟级数所决定的有限个存储单元,可归结为有限冲激响应(FIR)或横向滤波器(Kallman)。输入信号被若干延迟单元延时,其延迟时间可以是连续的。这些延迟单元的输出与存储的一组权系数依次相乘,将其乘积相加得到输出信号。这意味着输出是输入信号与所存储的权系数或冲激响应的卷积。这种滤波结构仅包含有零点(因为没有递归反馈单元),因此,若要获得截止的频率特性,则需要有大量的延迟单元。但是,这种滤波器始终是稳定的,并能提供线性相位特性。图3所示为FIR横向滤波器结构。

  

  1.3 DSP的最小硬件系统设计

  DSP的硬件最小系统设计包括DSP芯片、电源转换电路、时钟电路、复位电路、JTAG 仿真接口等,如图4所示。

    2 基于DSP 的自适应滤波器的软件设计

  采用TMS320F28234实现自适应滤波器,自适应算法采用基本的LMS算法,滤波器的结构采用横向FIR结构。

  自适应滤波器的TMS320F28234的设计中,程序设计语言运用汇编语言,自适应滤波器程序设计流程如图5所示。

  

  3 仿真验证

  为了说明自适应滤波器的优越性,这里通过仿真结果来表明。通过引入一个已有的数据文件方式得到一个受到噪声干扰的正弦波信号,该波形作为自适应滤波的输入信号。自适应滤波程序在CCS 环境下编译、链接、修改语法错误,编译链接通过后,加载并连接程序,连接生成公共目标代码文件,在线下载到DSP中运行。将编译产生的可执行文件下载到 DSP芯片中后,经过运行得到时域图,输入信号的时域图如图6所示。

  

  

  由图6可以看到,低频信号中叠加了有噪声信号,导致低频信号出现了较大的畸变。低频的信号中叠加了比较多的高频噪声,只有进行高频滤波才能够得到比较好的原始低频信号。在观察输出波形时,能够看到输出波形中仅剩余了低频信号,滤除了高频成分。通过图6 和图7的对比,输入信号的高频噪声基本上得到了滤除。但是由于参数设置不够精确等原因造成的高频噪声没有得到完全消除,但是也很明显的显现了低通滤波的目的。

  4 结语

  本文论述了基于TMS320F28234的自适应滤波器系统的设计方案。方案中的自适应滤波器能够在没有任何关于信号和噪声的先验知识的条件下,达到最优滤波的目的。根据自适应滤波的原理,主要论述和分析了易于实现的最小均方差算法,通过比较IIR结构和FIR结构滤波器的优缺点,采用横向FIR结构的自适应滤波器来实现。为了满足自适应滤波的实时性要求,采用TMS320F28234芯片的系统设计,并设计了其硬件最小系统和软件系统,最后用TMS320F28234 实现自适应滤波器。在自适应滤波器的仿真结果中,自适应滤波器实现了对含有噪信号的频率跟踪,并表明自适应滤波器能很好地消除叠加在信号上的噪声。进而验证了本方案的自适应滤波器滤波效果优越,具有较强的实用性。

关键字:DSP  自适应滤波器 引用地址:基于DSP的自适应滤波器的设计方案

上一篇:基于DSP的自适应滤波器的设计方案
下一篇:基于DSP+CPLD的断路器智能控制单元设计

推荐阅读最新更新时间:2024-05-02 23:28

基于CAN总线的单片机与数字信号处理器通信系统设计
引 言   众所周知,虽然目前8位单片机正逐渐被速度高,性能强的16位或32位微处理器所取代,但8位单片机仍以其低廉的价格、丰富的外围芯片以及众多的多功能产品而在低端应用市场占据主流地位。数字信号处理器(Digital Signal Processor,DSP)作为一种具有高速数字信号处理能力的新型单片机,在通信、自动控制、航天航空、军事、医疗等领域广泛应用。在比较复杂的测控系统中,如微机电动机保护装置,要求在毫秒级的短时间内对电动机实现实时保护和测量,所以对装置硬件系统的实时数据处理能力要求较高,而传统的基于单 CPU微处理器的方案己经难以胜任。因此,这里采用数字信号处理器与单片机构成的双CPU结构。由数字信号处理器完成多通道A/
[嵌入式]
基于导航接收机的DSP外设存储器行进测试技术
基于导航接收机的DSP外设存储器行进测试技术 DSP作为电子系统中数字运算的核心,所操作数据的正确性是系统正常运行的基本保证。以导航接收机中的DSP应用为例,捕获跟踪、信号解调、电文格式转换、多径抑制、抗干扰等实时任务每时每刻都在进行比特信息的交互。作为系统数据的中转站,存储器的任何物理故障都有可能导致系统出现严重的异常。因此,需要一种快速有效的存储器测试算法对DSP外设存储器进行实时功能验证和检测,确保器件没有物理故障 。本方法专门针对存储器中AF、SAF、SOF、TF、CF故障的检测,如图1中虚线框内所示。 在已有的故障检测算法中,Checkerboard算法的测试向量类似于国际象棋中黑白相间的棋盘格,使用0-1
[工业控制]
基于导航接收机的<font color='red'>DSP</font>外设存储器行进测试技术
DSP外部Flash存储器在线编程的软硬件设计
引言 随着嵌入式系统向体积更小、性能更高的方向发展,传统的DIP(双列直插)集成电路因体积庞大、元器件I/O引脚数量受封装限制等缺陷,已逐渐淡出人们的视线。在嵌入式产品设计中,大量采用SMT贴片元器件,既提高了性能,又节省了宝贵的空间。由于采用贴片元器件,无法将FLASH存储器等元器件从电路板上取下来单独进行编程。专用编程器的方式已经很少采用,取而代之的是采用基于仿真器连接的JTAG接口的在线编程方式。这种在系统带电编程的方式不受时间和空间的限制,随时随地都可进行,且产品软件版本升级容易。 在嵌入式系统中,为了实现程序的脱机自动运行,程序往往固化在电可擦除的FLASH存储器中。要实现一个嵌入式系统的带电脱机运行,在线编
[嵌入式]
中国研成四核DSP芯片 解决国产雷达无“芯”之痛
观察者网报道,“华睿1号”是中国电科14所牵头研制的国内首款具有国际先进水平的高端四核DSP芯片,填补了我国多核DSP领域的空白。经过七年艰苦卓绝的奋斗,芯片设计、软件开发、平台研制、应用验证等工作顺利完成,目前华睿1号信号处理平台已成功应用于十多型雷达产品中,为我国雷达装备高端处理芯片国产化写下浓墨重彩的一笔。往昔历历在目,今朝点点于心。   筚路蓝缕,开拓创新,华睿1号芯动出岫   相信“华睿1号”项目团队的所有成员仍会清晰记得2010年12月27日北京人民大会堂北京厅里那场振奋人心的“核高基”重大专项---“华睿1号”DSP芯片发布会。那一天,我所正式对外宣布“华睿1号”这颗备受集成电路业界瞩目、填补国内多核DSP领域
[手机便携]
32位DSP设计中的流水线数据相关问题及解决办法
   引言   在航空微电子中心的某预研项目中,需要开发设计某32位浮点通用数字信号处理器(DSP)。本系统控制通路部分的设计采用超级哈佛及五级流水线结构。本文分析了该流水线的设计过程,并对遇到的数据相关问题提出了一种新的解决方法。    1 流水线结构   流水线处理器一般把一条指令的执行分成几个步骤,或称为级(stages)。每一级在一个时钟周期内完成,也就是说在每个时钟周期,处理器启动并执行一条指令。如果处理器的流水线有m级,则同时可重叠执行的指令总条数为m。由于每条指令处在不同的执行阶段,因此,如果分级分得好,每一级都没有时间上的浪费,这就是最理想的情况。流水线处理器在理想情况下与非流水线处理器的性能加速比为:  
[工业控制]
DSP处理器与通用处理器的比较
DSP处理器与通用处理器的比较 1 对密集的乘法运算的支持 GPP不是设计来做密集乘法任务的,即使是一些现代的GPP,也要求多个指令周期来做一次乘法。而DSP处理器使用专门的硬件来实现单周期乘法。DSP处理器还增加了累加器寄存器来处理多个乘积的和。累加器寄存器通常比其他寄存器宽,增加称为结果bits的额外bits来避免溢出。 同时,为了充分体现专门的乘法-累加硬件的好处,几乎所有的DSP的指令集都包含有显式的MAC指令。 2 存储器结构 传统上,GPP使用冯.诺依曼存储器结构。这种结构中,只有一个存储器空间通过一组总线(一个地址总线和一个数据总线)连接到处理器核。通常,做一次乘法会发生4次存储器访问,用掉至少
[嵌入式]
WCDMA系统基带处理的DSP FPGA实现方案
引言 随着Internet的迅猛发展和各种无线业务需求的增加,目前以承载单一话音业务为主的无线通信网已经越来越不适应人们的需要,所以,以大容量、高数据率和承载多媒体业务为目的的第三代移动通信系统(IMT-2000)成为无线通信的发展方向。码分多址(CDMA)技术凭借其良好的抗噪性、保密性和低功率等优点成为第三代移动通信中最主要的多址接入技术。 和传统的CDMA系统相比,第三代移动通信的最大特点在于能支持多种速率的业务,从话音到分组数据到多媒体业务,并能根据具体的业务需要,提供必要的带宽。3GPP协议规定WCDMA系统支持的业务类型包括:5.15Kbps~12.2Kbps话音数据、 64Kbps电路数据、144Kbps分组数据和38
[嵌入式]
WCDMA系统基带处理的<font color='red'>DSP</font> FPGA实现方案
TI DSP助力,SOMA可为农村地区实现低成本VoIP服务
德州仪器(TI)宣布,宽带无线接入技术供应商SOMA Network在其SOMAport 300无线宽带网关调制解调器与SOMA宏基站中采用TI TMS320C5509A数字信号处理器(DSP)、TMS320C5416 DSP以及TMS320C6415 DSP为全球客户提供最后一英里技术解决方案。TI拥有完整系列的数字处理器来满足SOMA Networks对超小型组件的严格要求,产品涵盖超低功耗C5509A DSP直到高性能C6415 DSP。 长期以来,SOMA Networks的SoftAir无线系统始终致力于帮助全球服务供应商实施可充分满足商业要求的、基于标准的解决方案。农村地区的服务供应商、发展中国家的电信公司以及现有的
[焦点新闻]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved