一种新型DSP（TS101）中的链路DMA

摘要：链路DMA是在处理器内核不干预的情况下，后台利用链路口高速传送数据的一种机制。TS101是高性能浮点数字信号处理器，它有８个链路ＤＭＡ通道，可以在内部／外部存储器和链路口之间、链路口与链路口之间进行多种类型的DMA传输。文章介绍了链路DMA及其在雷达信号处理系统中的实际应用。 关键词：TS101；链路DMA；TCB；转发 １　引言 雷达处理过程中大量复杂信号的处理算法要求信号处理机具有每秒超过百亿次的浮点运算能力，如此高的速度在目前的技术条件下无法用单片ＤＳＰ实现，需要采用多片并行处理技术才能满足处理速度的需求。ＴＳ１０１处理器是Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ公司推出的一种新型高速实时数字信号处理芯片（ＤＳＰ），其峰值运算能力可达１８亿次／秒。ＴＳ１０１采用改进的静态超标量流水结构，适用于构成各种不同的并行多处理器系统， 可以较好的满足雷达信号处理的要求。在多片ＤＳＰ组成的并行系统中，链路口应用得到了越来越多的重视，各ＤＳＰ间可通过链路口互连解决多处理器之间共同占用总线所产生的数据通信瓶颈问题，增强处理器之间的通信能力。链路ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）是在处理器内核不干预情况下的后台高速数据传送机制，其传输方式灵活，不占用内核的处理时间，因而在雷达信号的并行实时处理系统中尤为重要。本文对ＴＳ１０１中链路口的ＤＭＡ传输方式进行了探讨。 ２ ＴＳ１０１的链路口及链路ＤＭＡ传输 ２．１ 链路口 ＴＳ１０１是高性能１２８ｂｉｔ浮点数字信号处理器（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ ＰｒｏｃｅｓｓｏｒＤＳＰ）有四个链路口。每个链路口由发送器和接收器两部分组成，每部分都有一个１２８ｂｉｔ的移位寄存器和一个１２８ｂｉｔ的缓冲寄存器，其结构如图１所示。每个链路口均有８ｂｉｔ数据线和ＬｘＣＬＫＩＮ、ＬｘＣＬＫＯＵＴ和ＬｘＤＩＲ（ｘ为链路口序号０～３）三个控制引脚，可支持多片ＴＳ１０１处理器间点对点的双向数据传送。其中ＬｘＤＩＲ 用来指示链路口的数据流向。ＬｘＣＬＫＩＮ和ＬｘＣＬＫＯＵＴ为链路口的时钟／确认握手信号。数据发送时，ＬｘＣＬＫＯＵＴ为时钟信号，ＬｘＣＬＫＩＮ为确认信号；数据接收时，ＬｘＣＬＫＩＮ为时钟信号，ＬｘＣＬＫＯＵＴ为确认信号。发送数据时，首先传输四字数据到链路发送缓冲寄存器ＬＢＵＦＴｘ，再将其复制到移位寄存器（若移位寄存器为空，此时ＬＢＵＦＴｘ可被写入新的数据），然后以字节的形式发送出去（先发送低字节），每个字节在链路时钟的上升沿和下降沿被驱动和锁存（ＳＨＡＲＣ系列ＤＳＰ只在一个时钟沿驱动数据）。接收器的移位寄存器为空时，系统将开始接收发送方传输的数据并将其送入移位寄存器，同时驱动ＬｘＣＬＫＯＵＴ为低。当整个四字到齐后，如果接收缓冲寄存器ＬＢＵＦＲｘ为空，系统会将四字数据从移位寄存器复制到ＬＢＵＦＲｘ，并在数据被取走后驱动其ＬｘＣＬＫＯＵＴ为高，以告诉发送方接收缓冲寄存器为空，可以准备接收新数据。发送方检测到ＬｘＣＬＫＩＮ为高后立即进行下一次传输。所有的链路口都可用于ＴＳ１０１处理器的引导（ＳＨＡＲＣ系列只固定某个链路口引导）。然而应当注意：ＴＳ１０１处理器的链路口与ＳＨＡＲＣ系列的ＤＳＰ是不兼容的。 ２．２ 链路ＤＭＡ 链路ＤＭＡ是在处理器内核不干预的情况下，后台通过链路口高速传送数据的一种机制。ＴＳ１０１有４个链路口，每个链路口有两个ＤＭＡ通道（一个接收ＤＭＡ通道和一个发送ＤＭＡ通道），图２所示是ＴＳ１０１中ＤＭＡ控制器的示意图。利用ＴＳ１０１的片上ＤＭＡ控制器能通过８个专用的链路ＤＭＡ通道进行各处理器间多种类型的ＤＭＡ传输。 要利用链路ＤＭＡ在各ＴＳ１０１处理器之间进行通信，必须对链路口及其ＤＭＡ寄存器进行正确的设置。其一般过程为：设置链路控制寄存器ＬＣＴＬｘ（ＳＨＡＲＣ系列ＤＳＰ一旦设置该寄存器就启动ＤＭＡ）使能链路口ｘ接收或发送，写链路ＤＭＡ的发送或接收ＴＣＢ（传输控制块）寄存器ＤＣｙ（其中ｙ＝４～１１，当ｙ＝４～７时， ＤＣｙ分别为链路口０～３的发送ＤＭＡ通道ＴＣＢ寄存器，当ｙ＝８～１１时，ＤＣｙ分别为链路口０～３的接收ＤＭＡ通道ＴＣＢ寄存器），同时启动ＤＭＡ。ＴＣＢ寄存器是一个１２８位的寄存器，它包括四个３２位寄存器，分别为ＤＩ、ＤＸ、ＤＹ和ＤＰ，ＤＩ是传输数据的起始地址；ＤＸ包括两个１６位寄存器：地址修正寄存器和传输数据个数寄存器；ＤＹ与ＤＸ寄存器相同，可用于二维ＤＭＡ，在一维ＤＭＡ传输时，可将其设置为零；ＤＰ用于控制ＤＭＡ传输方式。链路ＤＭＡ传输可由ＴＣＢ ＤＰ寄存器的ＴＹ域定义。ＤＭＡ数据传输结束会产生相应的链路ＤＭＡ中断。如果该中断没有被屏蔽，也可以进入中断服务程序（其入口地址存放在中断向量寄存器ＩＶＤＭＡｙ中）以完成其它功能。 链路ＤＭＡ传输主要有以下两种形式： （１） 链路口与内／外部存储器之间的数据传输 从链路口向内／外部存储器传送数据，实际上是在链路口接收数据，再把接收到的数据存储到内部或外部存储器中。因此必须编程接收ＴＣＢ块。一旦ＤＳＰ的链路口接收到数据，它将请求内部总线启动一个ＤＭＡ传输。 从内／外部存储器向链路口传送数据，实际上是链路口从内部或外部存储器读取数据，再把数据由链路口发送出去。因此必须编程发送ＴＣＢ块。ＤＭＡ启动后，一旦链路缓冲器不满，它将向内部或外部存储器请求数据。这时，如果ＤＭＡ可以占用内部或外部数据总线，那么，系统便可将数据从存储器传送到链路口并发送出去。 接收（发送）ＴＣＢ的程序配置将在本文稍后进行说明。 （２）从一个链路口向另一链路口传输数据 通常，ＳＨＡＲＣ系列的ＤＳＰ用链路口传输数据时，发送和接收链路口分别在两个ＤＳＰ上。其中作为发送方的链路口编程发送ＴＣＢ，作为接收方的链路口编程接收ＴＣＢ。但对ＴＳ１０１而言，发送和接收链路口可以设在同一片ＤＳＰ上，从一个链路口向另一个链路口传送数据时，如链路口ａ把接收的数据送向链路口ｂ。应把ａ的接收ＴＣＢ寄存器的ＤＩ设置成ｂ的链路发送缓冲寄存器的存储器映射地址，再把ＤＸ设置成０。ａ收到数据后，由ＤＭＡ请求内部总线开始传输，将数据从请求ＤＭＡ服务的链路口ａ传送到链路口ｂ。这种链路口间的数据传送方式大大减轻了片内存储器的负担，因为它不占用中间节点处理器的片内存储资源就把数据传送出去了，这种ＴＳ１０１特有的链路传输方式比ＳＨＡＲＣ系列ＤＳＰ应用更灵活。如果链路传输的数据在内存中不是一段数据，而是多段数据，也可以用链式ＤＭＡ或二维ＤＭＡ进行传输，限于篇幅，本文不作详述。 ２．３ 链路ＤＭＡ程序举例 下面给出链路口与内部存储器之间进行ＤＭＡ传输的参数设置及传输过程。该程序段先让数据从链路口０传送到内部存储器，等传完后，再把数据从内部存储器传送到链路口０的ＤＭＡ。其系统连接方式如图３所示。 ．ｓｅｃｔｉｏｎ ｐｒｏｇｒａｍ； ……………… ／／ 设置ＩＭＡＳＫ寄存器，打开或关闭相应中断 ｊ０ ＝ ｊ３１＋_ｄｍａ_ｉｎｔ;; ／／ ｄｍａ ｉｎｔ为中断服务程序入口 ＩＶＤＭＡ４ ＝ ｊ０;; ／／ 如需要应用ＤＭＡ完成中断，则设置ＤＭＡ中断矢量寄存器，存放 ＩＶＤＭＡ８ ＝ ｊ０;; ／／ 中断服务程序入口地址，ＩＭＡＳＫ中也应打开相应ＤＭＡ中断 ｘｒ８ ＝ Ｎ;； ／／ 传输数据值 ｘｒ９ ＝ ｌｓｈｉｆｔ ｒ８ ｂｙ １６;; ｘｒ１０ ＝ ４;; ／／ 步长 ｘｒ４ ＝ｌｉｎｋ_ｄａｔａ_ｒｘ;; ／／目的地址 ｘｒ５ ＝ ｒ９ ｏｒ ｒ１０;; ／／ ００００００００００１００００００００００００００００００１００ ｘｒ６ ＝ ０ｘ００００００００;; ／／非二维ＤＭＡ，设为零 ｘｒ７ ＝ ０ｘ４７００００００;; ／／ 设为内部存储器与链路口之间的传输 ｘｒ０ ＝ ０ｘ０００００４ＤＡ ＬＣＴＬ０ ＝ ｘｒ０;; ／／ 设置ｌｉｎｋ０控制位,始能链路的接收和发送，同时清空链路缓冲 ＤＣ８ ＝ ｘｒ７:４;; ／／ 启动 Ｌｉｎｋ０接收ＤＭＡ通道８ ｉｄｌｅ;; ／／ 等候中断 ｘｒ４ ＝ ｌｉｎｋ_ｄａｔａ_ｒｘ;; ／／ ｘｒ４：内部存储器中的源指针 ＤＣ４ ＝ ｘｒ７:４;; ／／ 启动Ｌｉｎｋ０发送ＤＭＡ通道４ ｉｄｌｅ;; ／／ 等中断 ………… ３ 链路口ＤＭＡ的应用 以下以某雷达信号处理系统为例，具体讲述链路口转发功能的应用，其系统框图如图４所示。 ３．１ 硬件设计 雷达信号的实时性和连续性要求处理系统应具有较高的数据处理能力。所以设计时采用多片ＤＳＰ来构成并行处理系统以提高系统的数据处理能力。同时为了保证系统的数据吞吐能力，采用了数据入口和出口分开的方法，并选用ＴｉｇｅｒＳＨＡＲＣ系列ＤＳＰ ＴＳ１０１作为处理系统的核心单元，系统中的各ＤＳＰ分别用于接收处理位于不同时间段的雷达回波信号。为了使各ＤＳＰ协调工作，ＤＳＰ之间的通信是必不可少的，本系统采用共享总线的分布式结构使各ＤＳＰ之间可采用多种途径进行通信。其系统框图如图４所示，这里只对“母板模块”链路的应用进行详述。 为了信号处理板的通用性和灵活性，设计时用四片ＤＳＰ组成共享总线结构子板。各ＤＳＰ间用链路口点对点环形相连，并将各信号线通过ＰＭＣ插槽引出与母板通信，图５是其硬件框图。母板上放置两块子板，两块子板用子板各ＤＳＰ剩下的链路（ＴＳ１０１有四个链路口）互连，留出一个链路口以备它用与定时接口板和ＡＤ板通信。母板用ＣＰＬＤ进行逻辑控制，并用ＦＩＦＯ进行数据缓冲。Ａ子板以中断触发方式轮流接收ＡＤ采样数据，４片ＤＳＰ以轮转方式对每个发射脉冲的回波信号进行脉压处理。由于前端ＡＤ送来的数据频繁占用总线，因此链路口间的ＤＭＡ传送为各ＤＳＰ间的通信提供了极大的方便。由于系统处理时间限制，Ａ子板上各ＤＳＰ需将每个脉冲脉压后的结果按时间分成四段，并通过链路口送往Ｂ子板中的各个ＤＳＰ，Ｂ子板各ＤＳＰ集齐所需处理的脉冲数后会同时完成各距离门的ＭＴＤ处理。由于本系统处理的数据量比较大，在两块子板间传输数据时，不希望增大每个链路传输的压力（以Ａ１为例，不希望Ａ１将数据全部传送到Ｂ１，再由Ｂ１分发给Ｂ２、Ｂ３和Ｂ４），转而借助不同的ＤＳＰ将数据转发到Ｂ子板各ＤＳＰ（仍以Ａ１为例，它处理的各脉冲的前两段一部分经Ｂ２转发给Ｂ１，一部分留给Ｂ１；第三段经Ａ４转发给Ｂ３，第四段经Ａ２转发给Ｂ４）。此时，利用链路口的转发功能，数据包就可在该网络状多ＤＳＰ系统中不间断地传输，而不占用中间ＤＳＰ节点的存储器资源，从而减轻了链路压力，同时也为数据传输的稳定性和实时性提供了保障。 ３．２ 软件设计 以Ａ１经Ｂ２转发到Ｂ１为例，假设Ａ１的链路口１与Ｂ２的链路口２相连，Ｂ２的链路口３与Ｂ１的链路口０相连（此处链路连接方法只为说明链路转发程序的设置，实际系统中此种方法的编程十分复杂）。在软件设计时，由Ａ１设置发送ＴＣＢ寄存器，启动内部存储器到链路口的ＤＭＡ，然后通过ＤＭＡ通道５发送数据；由Ｂ１设置接收ＴＣＢ寄存器，并启动链路口到内部存储器的ＤＭＡ，并通过ＤＭＡ通道８接收数据；Ｂ２只需设置接收ＴＣＢ寄存器，同时启动链路口到链路口之间的ＤＭＡ，通过ＤＭＡ通道１０接收Ａ１传出的数据。此时要注意的是，Ｂ２的ＴＣＢ寄存器的ＤＩ域必须指向Ｂ２链路口３的链路发送缓冲寄存器在存储器中的映射地址（０ｘ１８０４Ｂ８），并将ＤＸ域设置为零，将ＤＰ的ＴＹ域设为００１。 图5 另外，在ＤＭＡ的传送过程中，接收ＤＳＰ ＤＭＡ通道不能比发送ＤＳＰ ＤＭＡ通道晚打开一定的时钟周期，否则会出现丢数或错数。为避免出现此种现象，可利用Ｂ２的链路口２中断启动Ｂ２的ＤＭＡ。具体方法如下先由Ａ１启动ＤＭＡ，当Ｂ２的链路口２的接收缓冲寄存器收到前端发来的四字数据后产生链路口中断并进入中断服务程序，再在中断服务程序中写通道１０的ＴＣＢ寄存器，同时启动接收ＤＭＡ，当ＤＭＡ通道１０激活后，链路口２中断消失，接着再应用ＤＭＡ中断服务程序清空链路缓冲，以便下一处理周期能够应用该中断，从而正确接收数据。 ４ 结束语 本文介绍了ＴＳ１０１的链路口及链路ＤＭＡ传输，阐述了链路ＤＭＡ的设置，同时结合实例说明了其特有的链路转发功能和应用方法。工程实践表明：在并行多ＴＳ１０１系统中，充分利用链路口特性可保证数据传输可靠性，同时又可以解决多处理器之间共用总线所产生的Ｉ／Ｏ瓶颈问题，因此，增强了各处理器间的通信能力，提高了系统的整体运行效率。