基于FPGA的机械振动台自动定中系统的设计

发布者:fnfeecjknquc最新更新时间:2009-12-07 来源: 电子元器件应用关键字:FPGA  机械振动台  自动定中系统 手机看文章 扫描二维码
随时随地手机看文章

  0 引言

  在力学环境试验中,振动试验应用最为广泛,尤其是国防科技应用中的火药装填,即通过一定的振级和时间将火药填实,其工作过程为将火药罐体固定于机械振动台上,然后设定相应的振动频率及振动幅度,当到达设定的振动条件后,火药便通过导向槽向罐体内充填。此后,随着时间的增加,振动上火药加罐体的重量随之增加,而机械台台面安装于空气弹簧上,它随着台面上的重量的增加会下降,如果下降超过机械台所能要求的能力,就可能出现事故,因此要求有一套自动定中系统,在机械台静态和振动状态均能自动保持中间位置。

  1 总体方案

  要满足机械台台面静态和振动状态均能自动保持中间位置,用分立器件判断台面极限位置的方法往往难以适应。解决此问题的方案有两种:一是采用单片机系统,二是采用嵌入式系统。单片机系统虽然价格低廉,使用方便,但是程序容易跑飞,且编程及修改较为麻烦;而嵌入式系统中,基于CPU的嵌入系统价格较贵。为此,本文选用了可编程逻辑器件(FPGA),由于FPGA具有丰富的可编程性与丰富的I/O引脚,因而其在数字系统中的应用越来越广泛。如同自行设计集成电路一样,利用FPGA可节省电路开发的费用与时间,因此,本文提出了一套基于FPGA的嵌入系统来实现自动定中,其系统方案如图1所示。

系统方案

  图中,光纤一和光纤二将振动的位置信号传递给系统,然后由系统判定台面是处于静态还是动态,再判定台面偏高还是偏低,分别处理,最后通过两个电磁阀来对机械台进行充气或放气。

  2 电路组成

  系统运行时,会有以下几种情况:一是在系统正常振动时,光纤一和光纤二输出的波形为占空比为50%且方向相反的一对方波信号;二是当台面位置发生变化后,振动时两个光纤输出的脉冲占空比会发生变化。当台面静止或台面受到其他因素而低于4 Hz振动时,两个光纤输出的脉冲几乎为一个恒定的电平。因此,需要系统根据脉冲情况自动分辨,本文在FPGA内设计了三个模块,即分频模块,信号触发模块,信号比较及输出模块。

  2.1 分频模块

  分频模块共输出四种分频信号:参考时钟、预读信号、锁存信号、触发信号。其中参考时钟用于信号触发模块中信号占空比的测量计数,考虑到计数器的容量,我们取参考时钟为100 kHz。预读信号read用于启动比较模块中静态还是动态信号的判定。锁存信号lock用于对比较模块输出的继电器控制状态信号的锁存,并将其保持到下一次比较,以使模块输出不同的继电器控制状态信号。触发信号trig用于启动触发模块及对信号比较模块中的计数器清零,以判定一定间隔时间后的台面状态变化情况。其时序如图2所示。

时序图

  2.2 信号触发模块

  台面位置发生变化后,在振动时,两个光纤输出的脉冲占空比就会发生变化。因此需要测量两路信号在一个振动周期内的高电平宽度,其测量电路如图3所示,其中上半部分用于脉冲串一的高电平测量,下半部分用于脉冲串二的高电平测量。

测量电路

  信号触发模块工作流程是在触发信号trig上升沿到来时打开触发器,以等待两路待测信号上升沿到来;当任意一路信号(假设第一路信号signall先到来)的上升沿到来后,将该路计数允许与门打开,并将参考时钟传递给下一级(即比较模块),然后将该路触发器关闭,同时打开第二路信号的关断触发器。因此,当第一路信号signall的高电平过去后,随着第二路信号signal2上升沿的到来,系统将关断第一路计数允许与门,停止计数,同时打开第二路计数允许与门,开始第二路信号的高电平宽度测量。第二路测量原理同第一路,最后再输出两路信号高电平宽度测量完成信号。由于触发器的关断,每次触发仅将一个振动周期内的两路信号的高电平宽度转换为参考时钟个数,从而保证了计数的准确性。[page]

  2.3 信号比较模块

  信号比较模块的作用是判定台面是处于静态还是动态,以便根据相应的计数值来输出控制字。当台面处于振动时可以通过信号触发模块来比较两路信号的高电平宽度,但是,当台面处于静止状态时,光纤就没有脉冲信号输出,也就没有上升沿允许计数,计数值也就为零。因此,可以在下一次触发信号trig到来前一个参考时钟时设计一个预读信号read,并用它的高电平来取出计数值。如果两个计数器均为零,那么台面处于静止,此时可根据两个光纤的高低电平来判断台面高度是否合适。反之,如果不为零,则通过两路高电平宽度测量完成信号状态及计数值来判定控制状态字。其关键代码如下:

程序

  2.4 输出模块

  在预读信号read到来前一个参考时钟时,通过锁存信号lock可将比较模块输出的继电器控制状态字锁存,然后通过3-8译码器得到需要控制输出的继电器动作信号,以保持电磁阀到下一次比较模块输出不同的继电器控制状态字时再动作。其中,out3[1]为高电平时,继电器控制充气电磁阀动作,out3[2]为高电平时,继电器控制放气电磁阀动作。其电路图如图4所示。

电路图

  3 系统仿真

  图5为系统静止时,台面偏向一边时的动作状态情况仿真波形。当台面负载加重被压低后,CLK1呈现高电平,CLK2呈现低电平,此时系统充气电磁阀进行充气。

系统仿真

系统仿真

  图6为系统振动时,台面偏向一边时的动作状态情况仿真波形。当台面负载减轻被气囊抬高后。CLK1呈现30%高电平,70%低电平,CLK2则正好相反。此时系统放气电磁阀动作,进行放气。

虚拟示波器

  4 结束语

  通过实际带载测试表明,此设计方案与预期要求基本一致。由于可编程逻辑器件(FPGA)具有丰富的可编程性与丰富的I/O引脚,因此,本系统可方便的进行在线修改而不需改动硬件电路,同时具有较高的灵活性、可靠性及稳定性,而且价格低廉。

关键字:FPGA  机械振动台  自动定中系统 引用地址:基于FPGA的机械振动台自动定中系统的设计

上一篇:基于FPGA的二次群分接器的结构分析及实现
下一篇:Altium针对NanoBoard推出原型设计外设电路板

推荐阅读最新更新时间:2024-05-02 20:56

基于ADF4111的数字锁相式可调频率源实现
频率合成技术是指能由一个高稳定度和准确度的标准参考频率,经过一系列的处理,产生大量离散的具有同一稳定度和准确度的信号频率输出,并且输出信号的频率可由数字信号控制改变,它主要的应用是为上/下变频的中频或射频信号提供本振。频率合成的基本方法有三种:直接频率合成、锁相式频率合成以及直接数字频率合成。锁相式频率综合器是现今应用最为广泛的一种频率综合器,它具有输出频率范围大,杂散抑制特性好的特点。 在短波数字接收系统中,从天线端接收到的短波信号与本振信号混频得到70 MHz中频,之后对中频信号进行带通采样。本振信号的稳定性和准确度对系统性能有着重要和直接的影响。本文采用频率合成技术,应用ADl公司的频率综合器ADF4111和Alt
[模拟电子]
Achronix和MoSys携手为5G无线和宽带网络加速提供解决方案
联合解决方案可提供基于FPGA的、高速可编程的解决方案 中国深圳市,2021年11月 – 高性能现场可编程逻辑门阵列(FPGA)和嵌入式FPGA(eFPGA)半导体知识产权(IP)领域的领导性企业Achronix半导体公司,与专注于加速数据智能以实现快速、智能数据访问的半导体和IP解决方案供应商MoSys, Inc.(纳斯达克股票代码:MOSY),近日联合宣布双方达成合作,为5G无线核心和边缘网络、数据中心以及宽带有线网络提供一种全新的、基于FPGA的、高速的、可编程的基础设施解决方案。 该解决方案将Achronix的Speedster®7t系列FPGA器件与MoSys的Stellar数据包分类平台IP(Stellar Pac
[嵌入式]
赛灵思宣布交付全球性能最高的DSP平台——VIRTEX-5 SXT FPGA
该平台集成了用于并行处理的增强型DSP模块、最高的存储器与逻辑资源比以及用于提供最高I/O带宽的低功耗串行收发器 2007年2月6日,北京 - 全球可编程解决方案领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布开始向市场交付针对高性能数字信号处理(DSP)而优化的65 nm Virtex-5 SXT现场可编程门阵列(FPGA)器件的首批产品。SXT平台创造了DSP性能的行业新纪录——550MHz下性能达352 GMAC,而且动态功率较上一代90nm器件相比降低35%。此外,SXT平台还是第一个集成了串行收发器的DSP优化的FPGA产品系列。 通过三款可满足下一代无线和视频应用对超高DSP带宽
[新品]
短波扩频猝发通信系统的DSP+FPGA实现方案
    引言 短波通信是一种能进行远距离传输,而对电台的要求相对较低的通信系统。短波具有的远距离通信能力和电台具有的较高机动性等特点,使其在军事通信领域中具有重要的应用价值。然而,短波信道频带窄,传播特性不稳定,干扰严重,信号易被敌人截获、测向和干扰。一种有效的抗干扰措施就是将扩展频谱通信技术及猝发通信技术应用于短波通信中,进行短波超快速扩频猝发通信。随着现代通信技术的飞速发展,特别是扩频技术在第三代移动通信中的成功应用,为实现扩通信和猝发扩频数据传输奠定了技术基础。超大规模集成电路和高速信号处理器高效的处理能力和处理速度也为实现短波猝发扩频数据传输提供了良好的硬件平台。 本文首先给出了一种DS-QPSK短波扩频猝发通信的
[嵌入式]
基于FPGA的嵌入式Linux软硬件设计
  FPGA是通过逻辑组合电路来实现各种功能的器件。由于FPGA内部集成了大量的逻辑资源和可配置的I/O引脚,加上独特的并行处理架构,可以轻松实现同时对多个外部设备的配置和管理,以及内外各种接口数据的传输。现在开发厂商又在FPGA 内部加入了大量的DSP和Block RAM资源,非常适合图像处理、数字信号处理等运算密集的应用,因此在这些领域取得了广泛的应用。但是由于FPGA 程序编写的灵活性和功能的多样性,使得它在一个复杂工程中对各个程序的使用调度、统筹管理上有很大的局限性,这样就必须引入操作系统进行统一的管理。Linux 系统则因为其良好的可裁减、可配置等特点在嵌入式领域应用广泛。 Linux操作系统提供了许多系统级的应用,例如
[嵌入式]
OFDM系统中频域同步技术及FPGA实现
    摘要:针对OFDM系统频域中的整数倍频率偏移、小数倍频率偏移、采样钟频率偏移和定时偏移等问题,本文提出了相应的解决方案,并采用 FPGA 对各方法进行硬件电路实现。这些硬件实现方法巧妙,估计精确,能节省大量硬件资源。通过实际的电路时序波形仿真验证,证明了这些方法的实用性。 关键词:正交频分复用(OFDM);正数倍频率偏移;小数倍频率偏移;采样钟频率偏移;定时偏移 同步部分概述 正交频分复用(OFDM)系统的一个重要问题是对频率偏移非常敏感,很小的频率偏移都会造成系统性能的严重下降。另外收发端采样钟不匹配,也会导致有用数据信号相位旋转和幅度衰减,破坏了OFDM子载波间的正交性,降低系统性能。因此在OFDM系统
[嵌入式]
AI算法日新月异 FPGA灵活特性优势显著
人工智能(AI)算法日新月异,对嵌入式处理器的灵活性带来许多考验,也让以灵活弹性著称的现场可编程门阵列(FPGA)组件有很大的发挥空间。 赛灵思ISM营销资深技术经理罗霖表示,由于人工智能目前还处于发展阶段,算法日新月异,目前还没有一个算法可以固定下来,这为ASIC的设计带来很大挑战,因客户往往需要的是十分灵活的架构。 有鉴于此,赛灵思推出reVISION堆栈技术,其具备了可重组以及所有形式链接的特性,让开发者能充分运用堆栈技术,快速研发与部署升级方案,这样的特性对于开发未来需求的智能视觉系统是至关重要的的。 不仅如此,该技术也使开发者在结合机器学习、计算机视觉、传感器融合与连接的应用时,能够获得显著优势。 举例而言,相较于其他嵌
[安防电子]
Altera助推客户启动14 nm Stratix 10 FPGA和SoC设计
Stratix 10设计软件创新实现了快速前向编译功能,支持客户将性能提高两倍。 2014年8月5号,北京——Altera公司(Nasdaq: ALTR)今年早些时候宣布了早期客户基准测试结果获得成功,在此基础上,今天发布面向Stratix® 10 FPGA和SoC的早期试用设计软件,这是业界第一款针对14-nm FPGA的设计软件。客户现在可以启动自己的Stratix 10 FPGA设计,采用Stratix 10 HyperFlex体系结构和Intel 14 nm三栅极工艺,率先体验内核性能两倍的提高。在这一设计软件中,Altera引入了Hyper-Aware设计流程,包括创新的快速前向编译功能,支持客户快速研究设计性
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved