Altera 公司 (NASDAQ: ALTR) 今天宣布其Stratix® IV GT FPGA 实现了与Avago公司 的 40G 四通道小型可插拔 (QSFP) 光学模块的互操作性。QSFP 光学模块在单条光纤电缆链路上数据速率为 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbps 嵌入式收发器,设计人员现在可以运用 FPGA 的灵活性和性能优势在其线卡中将 40G QSFP 光学模块桥接到其它器件,从而增加总系统带宽。
QSFP 是一些计算及电信应用中使用的高性能交换机、路由器、服务器和主机总线适配器的新一代热插拔接口。这种接口是目前业界最紧凑、4 高速通道、Z 轴可插拔的接口,支持高达 Gbps (4 通道 x 10 Gbps) 的数据速率。Stratix IV GT FPGA 的 11.3-Gbps 收发器可直接连接到 40G QSFP 光学模块,无需桥接芯片。
Altera 公司器件产品市场高级总监 Luanne Schirrmeister说:“Stratix IV GT FPGA 为不断将其系统的带宽推向新的极限的高性能组网和电信系统设计人员提供了一种理想的解决方案。Stratix IV GT FPGA 中特有的多 11.3-Gbps 收发器使广大设计人员可以将 8 个 QSFP 光学模块连接到一个 FPGA,从而在其系统中实现高达 320 Gbps 的综合数据传输。要使用具有低于 10Gbps 收发器的 FPGA 来获得相同级别的性能要求使用 32 SFP+ 光学模块。”
Altera 通过使用一种 Stratix IV GT FPGA 开发板实现了与 40G QSFP 光学模块的互操作性。开发板的发送器和接收器均通过 SMA 线缆连接到两块 QSFP 板,这两块板都采用了Avago公司提供的 40G QSFP 模块。这些 QSFP 模块由 30 米的 OM2 多模光纤电缆连接。在运行超过 100 个小时以后误差为零,从而获得 10E-16 以上的误码率 (BER)。
关键字:Altera FPGA 光学模块 互操作
引用地址:
Altera FPGA实现与40G QSFP光学模块的互操作性
推荐阅读最新更新时间:2024-05-02 21:02
赛灵思:以更高AI效能功耗比 支持边缘运算自主
边缘运算主要包含以下四个部分,低时延、AI算力、低功耗以及安全和保密,这四者是边缘自主非常重要的组成部分,也是边缘区别于工业和IoT的一个主要特点,也就是用运算资源来支持边缘的自主,使它能够独立于云端。 赛灵思 Versal AI Edge系列资深产品线经理 Rehan Tahir 赛灵思 Versal AI Edge系列高级产品线经理Rehan Tahir指出,当 赛灵思 在2018年引入Versal ACAP的时候,首先推出的是Versal Core和Prime系列,用于云端和网络,然后推出了Versal Premium,用于高端的云和网络,先有这些是非常重要的,因为首先需要非常强大的云端和网络,然后再把这个架构带到边缘
[汽车电子]
基于FPGA的PCI总线接口原理研究与设计
在现代数据采集及处理系统中,ISA、EISA、MCA等扩展总线已无法适应高速数据传输的要求,而PCI局部总线以其优异性价比和适应性成为大多数系统的主流总线。 PCI总线特点 PCI总线宽度32位,可升级到64位;最高工作频率33MHz,支持猝发工作方式,使传输速度更高;低随机访问延迟(对从总线上的主控寄存器到从属寄存器的写访问延迟为60ns);处理器/内存子系统能力完全一致;隐含的中央仲裁器;多路复用体系结构减少了管脚数和PCI部件;给于ISA、EISA、MAC系统的PCI扩展板,减少了用户的开发成本;对PCI扩展卡及元件能够自动配置,实现设备的即插即用;处理器独立,不依赖任何CPU,支持多种处理器及将来更高性
[嵌入式]
ARM920T基于Linux平台下的FPGA驱动开发
Linux操作系统的全称是GNU/Linux,它是由GNU工程和Linux内核两个部分共同组成的一个操作系统。该系统中所有组件的源代码都是自由的,可以有效保护学习成果,因而在嵌入式领域得到了广泛的应用。 FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,该器件是作为专用集成电路ASIC (Application Specific Integrated Circuit)领域中的一种半定制电路而出现的,它的出现既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。在通信行业、传输网、医疗仪器、各种电子仪器、安防监控、电力系统、汽车电子以及消费类电子中都大面积使用。随着产品研
[单片机]
基于Quartus II开发软件的FPGA设计流程
为加速实现嵌入式系统中可编程逻辑与处理器的集成,Altera公司今天发布其嵌入式计划。通过这一计划,Altera为设计人员提供了基于Quartus II开发软件的单一FPGA设计流程——包括新的Qsys系统级集成工具、公用FPGA知识产权(IP)库,以及新的ARM Cortex-A9 MPCore和MIPS技术公司MIPS32嵌入式处理器产品等。利用这一设计流程,嵌入式设计人员能够迅速方便的面向Altera Nios II、基于ARM和MIPS的嵌入式处理器以及最近发布的可配置Intel Atom处理器开始设计。Qsys系统级集成工具利用了业界首创的FPGA优化芯片网络技术来支持多种业界标准IP协议,提高了结果质量,具有很高
[嵌入式]
基于京微雅格低功耗FPGA的8b/10b SERDES的接口设计
作者:京微雅格系统应用工程师 易晶晶 摘要 串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDES 的FPGA 器件系列,但多见于高端FPGA芯片中,而且价格昂贵。 本方案是以CME最新的低功耗系列FPGA的HR03为平台,实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CDR(Clock Data Recovery,时钟数据恢复),完成100~200Mhz
[嵌入式]
Altera助推客户启动14 nm Stratix 10 FPGA和SoC设计
Stratix 10设计软件创新实现了快速前向编译功能,支持客户将性能提高两倍。 2014年8月5号,北京——Altera公司(Nasdaq: ALTR)今年早些时候宣布了早期客户基准测试结果获得成功,在此基础上,今天发布面向Stratix® 10 FPGA和SoC的早期试用设计软件,这是业界第一款针对14-nm FPGA的设计软件。客户现在可以启动自己的Stratix 10 FPGA设计,采用Stratix 10 HyperFlex体系结构和Intel 14 nm三栅极工艺,率先体验内核性能两倍的提高。在这一设计软件中,Altera引入了Hyper-Aware设计流程,包括创新的快速前向编译功能,支持客户快速研究设计性
[嵌入式]
为什么5G O-RAN需要合规性和互操作性测试
开放式无线接入网有望在促进创新的同时使5G网络更加灵活,但是随着互操作组件的出现,就需要进行合规性和互操作性测试。 蜂窝无线接入网(RAN)传统上使用的是少数网络设备制造商提供的专有网络设备。过去,封闭情况下单厂商提供RAN的确具备一些优势,然而随着无线通信行业的发展,被“锁定”在专有RAN中已经使移动网络运营商(MNO)受到诸多限制,并成为创新的瓶颈。 软件定义网络(SDN)和网络功能虚拟化(NFV)的兴起为网络核心带来了更大的灵活性和更高的成本效率,但是,RAN仍然是单一供应商系统。 近年来,全球移动网络运营商(MNO)推动了5G开放式RAN(也称为O-RAN)架构。O-RAN架构的采用带来了很多好处,但确实带来了
[测试测量]
基于模糊控制的迟早门同步器及其FPGA实现
摘要:介绍了迟早门同步器的基本工作原理,提出了在迟早门同步器中引入模糊逻辑控制获得较小相位抖动的方法,给出了迟早门同步器在FPGA上的具体实现。
关键词:符号同步 模糊控制 FPGA
在数字通信系统中,必须以符号速率对解调器的输出进行周期性地采样。为此,接收器需要一个采样时钟信号,这个时钟信号的频率和符号速率相等,相位则必须保证采样时刻是最佳的。在接收器中获得这个采样时钟的过程被称为符号同步或符号定时恢复。迟早门(Early-late Gate)是实现符号同步的重要方法之一,广泛运用于各种数字通信系统中。本文提出的基于模糊控制的迟早门与传统的迟早门相比,具有同步速度快、过冲小、相位抖动小等优点。在其FPGA实现中,采用了离线
[应用]