针对GPON突发模式接收器的低功耗FPGA方案

发布者:mmsg3814最新更新时间:2010-07-23 来源: 莱迪思半导体公司关键字:FPGA  GPON  低功耗 手机看文章 扫描二维码
随时随地手机看文章

  带服务能够支持三重应用(即支持语音、视频和数据)至第一英里的客户,例如持续发展的小商业和住宅。FTTx中的主角是GPON(吉比特无源光网络,Gigabit Passive Optical Network),它提供较高的带宽替代DSL和电缆的基于光纤的网络。FTTx为家庭的第一英里应用,诸如光纤到户(FTTH),光纤到楼(FTTB),光纤到路边(FTTC)等。随着下行数据速率高达2.5Gbps,以及改进现存的电信设施的需求,针对这些第一英里的应用,GPON网络是受欢迎的选择。由于有效地增加了带宽,预计GPON会超过EPON(以太无源光网络,Ethernet Passive Optical Network),因此会选择GPON作为将来第一英里网络的技术。

  GPON功能一览

  GPON是时分复用(TDM)系统,基于现存设施的再使用,从远端传送数据时,时隙分配给了终端用户。如图1所示,在GPON中有两个主要的数据流。下行方向从OLT(光线路终端,Optical Line Terminal)到光分路器,传播数据到多个ONU(光网络单元,Optical Network Units)。在上行方向,这个过程相反。给每个用户(ONU)分配一个时隙以便传送数据,随后在单根光纤上与其它数据结合在一起发送到中央办公设备(OLT)。ONU是互相分开的,ONU源数据是由突发数据组成的,由于多个ONU的不同光长度,在上行数据里内部的相位有变化,并将发生冲突。OLT的挑战是修正每个ONU的排列,并确保在上行光链路中每个突发数据同步。

  在OLT中,上行通路处理这些高速突发数据的锁定时间要求是很有挑战性的(对GPON的典型值为50比特),然而传统的XAUI或基于SERDES的SONET/SDH的锁定时间很长(数千比特)。结果客户不得不使用特殊的,分立的突发模式接收器(BMR)。然而传统的BMR消耗很大的功率,且难以升级,导致无法优化体积,最终增加了系统的成本。

  迄今为止对这些特殊的BMR还没有特殊的解决方案。然而随着FPGA的出现,它们支持快速锁定,执行时间短,集成的BMR功能支持达2Gbps的速度。[page]

  理想的BMR

  如前所述,为了处理上行通路的动态性质,BMR必须满足一组特定的要求。理想的BMR应有非常快的锁定时间,支持高速串行数据速率,同时又保持最小的尺寸和最小的功耗。传统的BMR已提供了针对GPON的数据速率,但在成本、功耗和电路板的面积方面做了一些折衷。另外一方面,过去FPGA提供灵活性和很高的集成度,但这些FPGA的SERDES不能满足GPON所要求的锁定时间和数据速率的要求。理想的解决方案取决于BMR和FPGA。现在的解决方案是目前FPGA的I/O能力。这些编程平台的独特功能是在每个引脚上端接上行PON通路,与传统的BMR器件相比较,提供了节省成本和可升级的解决方案。目前使用的最普通的方法是用FPGA采样输入数据。

  这个方法所关注的是性能和功耗。FPGA对PON终端提供了另外一种方法,这种FPGA是LatticeSC系列。这些器件通过合并每个I/O内的特殊逻辑来应对BMR的挑战,可动态地适应不同的线而无需使用FPGA逻辑。

  如图2所示,嵌入在每个I/O中的是输入延时块(INDEL)和自适应输入逻辑(AIL),动态地补偿时序相位变化,使每个引脚的速度达2Gbps。终端的结果是完整的I/O系统,支持快速锁定时间和传统BMR的性能,但具有很高的集成度,而且是低功耗的编程平台。

  如何进行AIL相位修正

  传统的BMR使用时钟数据恢复(CDR)在OLT中产生上行采样时钟。如前所述,用于GPON应用的时钟方法要求专用的大功率电路,以满足挑战性的速度和上行通路的锁定时间要求。因为GPON的物理层是基于现有的TDM设备,GPON其本身的性质是时间环,意为在OLT本地的参考时钟可以作为参考时钟来采样输入数据。AIL利用这个本地OLT时钟源产生本地的625MHz时钟。这个时钟用来对输入数据采样,对连续突发模式进行动态延时,端接多个ONU时补偿上行通路的相位变化。

  128个抽头的延时(每个45ps)使能多个输入数据的连续周期,在延时链路中任何时间都能进行采样。自适应输入逻辑(AIL)监控这个输入数据的多个采样,动态调整时钟,数据相位关系,直到找到有效的采样点。含有数据、转换、抖动和噪声的输入数据信号通过延时链路。于是AIL通过延时链滑动捕获窗,根据单独的数据转换寻找稳定的数据。一旦发现稳定的数据,AIL将继续监控输入和数据,动态补偿由于工艺、电压和温度而引起的低频抖动,漂移和变化。用延时链建立数据的多个复本的新方法提供了比用高速时钟采样数据功耗低的解决方案。图3为对AIL方法的观察。

  AIL窗用来从延时链获取采样数据。这个窗含有边沿检测寄存器和中心抽头采样寄存器。中心抽头寄存器是采样到数据的实际寄存器,随后再送到FPGA。边沿检测寄存器是窗的“眼睛和耳朵”,因为其反馈提供了进行研究算法的信息。在最大的窗,采样寄存器的每个边有4个边沿检测寄存器。图4展示了AIL窗的寄存器分布和窗的大小。

[page]

  最坏的捕获时间是窗口的中心正对数据转换时。于是窗口开始搜索无噪声的数据,比较从边沿检测采样到的数据和中心抽头寄存器的数据。根据这些值,窗口以90ps步长单方向地连续移动,直到找到稳定的数据。一旦找到稳定的数据,AIL继续跟踪时钟,数据相位关系,补偿低速抖动,漂移以及工艺、电压和温度的变化。图5展示了搜索过程。

  通过计算最差情况的数据有效时期来确定窗口的大小,如图6所示。用户选择最大的窗以适配计算出最坏情况窗。例如,上行GPON应用中数据时期为800ps。GPON规范允许的抖动为0.4UI,结果数据有效时期为480ps (800ps~320ps)。因此,从所提供的GUI中选择400ps的窗口尺寸。

  一旦确定了窗口大小,就可以考虑窗口的移动。对AIL捕获的最差情况是必须解决160ps抖动,即转换中心的起始点,如图7所示。根据90ps步长,针对AIL采用有效数据的中心抽头寄存器要用2个延时步长(180ps),针对在无噪声环境中的整个窗口,要4个延时步长。记住用户从中心抽头寄存器看到数据,因此对于用户接收,检测有效数据,不需要整个窗在在无噪声的环境中。因为每个延时步长,AIL需要4个转换,在8个数据转换之后,用户会看到有效的中心抽头数据,在16个数据转换内整个窗在无噪声的环境中。针对初始数据采集时间,两者皆好且符合GPON规范。

[page]

  抖动容忍

  基于数据转换,AIL继续监控和移动窗口。算法与窗口设计使AIL容忍高频抖动,通过连续监控相位关系移动窗口以保持无噪声的环境对低频抖动做出反应。

  一旦窗口发现数据转换的位置,边沿检测寄存器担当缓冲器的功能对付高频抖动。图8展示了高频抖动的发生,并且侵入了AIL窗。如果检测到4个连续时间的传送,窗口将发生移动,如果首个传送全部能看见,AIL会对此容忍,因为这不足以影响在窗中间的中心抽头寄存器的采样数据。

  图8还显示了在低频抖动、漂移的情况下, AIL是如何补偿相移的。在移动窗口之前用4个内置边沿寄存器使AIl缓慢地调整低频抖动(或漂移)。针对数据转换,用内置的滞后算法,针对抖动和漂移AIL起低通滤波器的作用,能跟踪由于工艺、电压和温度改变而产生的变化。

  结论

  把更高的带宽带给第一英里客户的技术革新导致了GPON技术的流行。如今有各种可行的解决方案,不断进步的技术将取决于将来能实现多快,节省成本的解决方案。具有稳定性能用于BMR的集成OLT接收器用单个、可升级的小尺寸封装,且只有现在解决方案一半功率的解决方案最终将加速GPON技术的流行。

关键字:FPGA  GPON  低功耗 引用地址:针对GPON突发模式接收器的低功耗FPGA方案

上一篇:用FPGA构建PCI Express端点器件最佳平台
下一篇:基于VHDL的线性分组码编译码器的研究设计

推荐阅读最新更新时间:2024-05-02 21:06

ATmega168 简介
ATmega168是基于增强的AVR RISC结构的低功耗8 位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间,ATmega168 的数据吞吐率高达1 MIPS/MHz,从而可以缓减系统在功耗和处理速度之间的矛盾。 ATmega168 AVR 内核具有丰富的指令集和32 个通用工作寄存器。所有的寄存器都直接与算逻单元(ALU) 相连接,使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结构大大提高了代码效率,并且具有比普通的CISC 微控制器最高至10 倍的数据吞吐率。 ATmega168 有如下特点:16K字节的系统内可编程Flash(具有同时读写的能力,即RWW),512 字节EEPROM,1K
[单片机]
莱迪思生态系统缩短FPGA产品的设计周期
       对于可编程逻辑公司和他们的客户而言,加快产品的设计周期一直是优先考虑的事。然而,由于 FPGA 的密度、性能、特点和功能越来越复杂,现在设计人员面临的挑战比以往任何时候都更加艰巨。特别值得注意的是新的中档器件,如我们的LatticeECP3 FPGA系列和MachXO非易失可编程逻辑器件。这些低功耗,经济的中档器件整合了许多先进的功能,如高速嵌入式SerDes、 DSP 块、灵活的 I/O 结构和嵌入式微处理器,而过去只有高端的,昂贵的FPGA才拥有这些功能。这些中档的FPGA具有低成本和性能稳定的特点,正被越来越广泛地应用于消费电子产品之中。 即使对于低密度的产品,FPGA的复杂性也日益增加。设计团
[工业控制]
流水线技术在基于FPGA的DSP运算中的应用
  在数字信号处理(DSP)领域,需要处理的数据量很大,并且实时性要求很高。传统的DSP设计方法主要有采用固定功能的DSP器件和采用DSP处理器两种,由于它们灵活性差以及软件算法在执行时的顺序性,限制了它们在高速和实时系统中的应用。随着深亚微米半导体制造工艺的不断创新,百万门可编程器件的不断推出,为DSP提供了第3种有效的解决方案,即利用FPGA实现DSP运算硬件化。它能够在集成度、速度和系统功能方面满足DSP应用的需要。   然而在应用FPGA进行系统设计综合过程中,选择芯片的运行速度优化和资源利用优化常常是相互矛盾的,对速度指标要求高的设计优化常常要占用较大的芯片资源,而减小芯片面积的设计又需要以降低系统速度为代价。从FPG
[嵌入式]
流水线技术在基于<font color='red'>FPGA</font>的DSP运算中的应用
富士通FRAM“上天入地”拓展更多低功耗、高可靠性应用空间
在前不久落下帷幕的深圳国际电子展现场,聚集了大量专业观众的富士通展台格外亮眼,而引发这场围观的 黑科技 之一就是已 上天入地 的铁电随机存储器(FRAM)。据富士通展台工程师介绍,从要抗宇宙辐射的卫星装置,到颇接地气的无电池舒适智能家居设备,已处处可见这种先进非易失性嵌入式存储技术的身影。除FRAM外,在本次展会上富士通还展示了继电器Relay、设计可追溯管理工具SQTRACER等领先技术。 图1:深圳电子展富士通展台。 最具潜力的FRAM应用领域是哪些? FRAM可以说天生傲骄,相较于传统EEPROM的无延迟高速写入、10万亿次高读写耐久性、10年以上数据保持时间、无电池低功耗等特性,以及优于MRAM的抗电磁辐射能力
[嵌入式]
富士通FRAM“上天入地”拓展更多<font color='red'>低功耗</font>、高可靠性应用空间
基于FPGA的步进电机加减速控制器的设计
0 引言 几十年来,数字技术、计算机技术和永磁材料的迅速发展,为步进电机的应用开辟了广阔的前景。由步进电机与驱动电路组成的开环数控系统,既非常简单、廉价,又非常可靠。此外,步进电机还广泛应用于诸如打印机、雕刻机、绘图仪、绣花机及自动化仪表等。正因为步进电机的广泛应用,对步进电机的控制的研究也越来越多,在启动或加速时若步进脉冲变化太快,转子由于惯性而跟随不上电信号的变化,产生堵转或失步;在停止或减速时由于同样原因则可能产生超步。为防止堵转、失步和超步,提高工作频率,要对步进电机进行升降速控制。本文介绍一个用于自动磨边机的步进电机升降速控制器,由于考虑了通用性,它可以应用于其他场合。 从步进电机的矩频特性可知,步进电机
[工业控制]
高性能计算创新“低”:德州仪器推出TMS320C66x 多核 DSP新品为 HPC 开发人员提供超低功耗、超高性能解决方案
    日前,德州仪器 (TI) 宣布推出 TMS320C66x系列最新产品TMS320C6678 与 TMS320TCI6609 数字信号处理器 (DSP),为开发人员带来业界性能最高、功耗最低的DSP,这预示着全新高性能计算 (HPC) 时代的到来。TI TMS320C6678 与 TMS320TCI6609 多核 DSP 非常适合诸如油气勘探、金融建模以及分子动力学等需要超高性能、低功耗以及简单可编程性的计算应用。TI 不但为 HPC 提供免费优化库,无需花费时间优化代码,便可更便捷地实现最高性能,而且还支持 C 与 OpenMP 等标准编程语言,因此开发人员可便捷地移植应用,充分发挥低功耗与高性能优势。      Samar
[嵌入式]
基于FPGA的红外遥控信号接收模块的设计
摘要: 文中分析了红外线遥控器系统的数据编码和传输机制,并用VerilogHDL语言设计了基于FPGA的红外接收模块硬件电路,在VCS和VirSim仿真工具中进行了仿真测试;用Xilinx ISE 10.1软件进行了综合、适配和FPGA器件下栽测试,结果表明该电路实现了数据接收和显示的目的,符合红外遥控数据传输协议。 关键词:红外通信协议;Verilog;FPGA 红外遥控技术已经在日常家用电器中得到了广泛应用,其使用方便、功耗低、抗干扰能力强的优点也越来越在智能仪器系统中受到重视。市场上的各种家电红外遥控系统技术成熟、成本低廉,但都是针对各自的遥控对象(彩电、冰箱、空调等),不能直接用于智能仪器。本文探讨了如何借鉴家
[嵌入式]
基于<font color='red'>FPGA</font>的红外遥控信号接收模块的设计
汽车零部件低功耗测试三大难点
休眠、待机功耗是衡量零部件能耗的重要指标,许多部件在待机时,会有周期唤醒或者间隔脉冲响应,产生较大的脉冲功耗。传统仪器响应速度慢,量程范围小,很难准确测量,本文将详细分析低功耗测试三大难点。 低功耗 休眠、待机功耗的第一个特点就是功耗极低,在恒压下,主要体现在电流非常小。一般汽车电器休眠、待机功耗是几十mA级别,零部件功耗一般是几个mA,甚至可以达到几百个uA,而元器件级别的可低至nA、pA级别。这就要求测试设备的量程可以到非常小。致远电子PA310功率计最小量程5mA,最低可测50uA的电流,可覆盖常用家电,整机以及汽车零部件级别的最低电流。 变化幅度大 虽然零部件休眠、待机功耗电流比较小,但每隔一段时间会出现很
[测试测量]
汽车零部件<font color='red'>低功耗</font>测试三大难点
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved