Fusion混合信号FPGA推出扩展温度等级型款-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

美高森美公司(Microsemi Corporation)宣布提供100% 通过 -55°C至 +100°C温度范围测试的Fusion混合信号FPGA器件。这一项性能提升使美高森美能够将Fusion器件独特的混合信号综合优势带至必须在极端温度下保持高可靠性运作的军事、航空和防御行业。设计人员能够利用Fusion器件固有的可重编程、高可靠性和非易失性等特性，以及固件错误免疫能力的附加优势。另外，Fusion混合信号FPGA在单芯片中集成了模拟和数字部件，更能显著减少电路板空间。

Fusion FPGA器件扩展温度范围型款已通过-55°C至+100°C的整个温度范围的完全测试，并备有60万和150万等效系统门两种密度，以及多达223个用户I/O。器件能够轻易实现上电排序和监控功能，以及在极端温度条件下监控和管理电压、温度和电流。Fusion混合信号FPGA扩展温度范围型款是高可靠性应用的理想选择，例如必须在极端环境运作的军用武器和下翼 (down wing) 航行器系统等等。

美高森美公司SoC产品部高可靠性产品市场推广总监Ken O’Neill称：“对于处在严苛环境的工业和军事等应用设备来说，使用高可靠性元件是至关重要的。凭借在提供高可靠性器件方面的悠久历史，以及极端温度环境中测试器件，我们将继续提供针对军事和航天市场量身度做的独特产品，为业界提供重要的增值价值。”

关键字：Fusion FPGA 引用地址：Fusion混合信号FPGA推出扩展温度等级型款

上一篇：基于DSP的高速数据采集系统设计方案
下一篇：基于FPGA的数字脉冲压缩系统实现

推荐阅读最新更新时间：2024-05-02 21:12

FPGA的配置及接口电路

与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。这些配置数据通过外部控制电路或微处理器加载到FPGA内部的SRAM中，由于SRAM的易失性，每次上电时，都必须对FPGA进行重新配置，在不掉电的情况下，这些逻辑结构将会始终被保持，从而完成用户编程所要实现的功能。 FPGA的配置方式分为主动式和被动式，数据宽度有8位并行方式和串行方式两种。在主动模式下，FPGA在上电后，自动将配置数据从相应的外存储器读入到SRAM中，实现内部结构映射；而在被动模式下，FPGA则作为从属器件，由相应的控制电路或微处理器提供配置所需的时序，实现配置数据的下载。 1配置引脚 FPGA

[嵌入式]

莱迪思半导体推出带有片上闪存的MachXO3LF器件

使用莱迪思最新推出的非易失性、瞬时启动MachXO3 FPGA产品系列实现的最先进、每I/O成本很低的I/O桥接和I/O扩展解决方案现已面市。 MachXO3LF器件添加片上闪存 MachXO3产品系列现可为客户提供多种封装兼容的器件选择：带有低成本可编程非易失性配置存储器（NVCM）的MachXO3L器件以及带有闪存的MachXO3LF器件美国俄勒冈州波特兰市 2015年5月13日莱迪思半导体公司（NASDAQ: LSCC），客制化智能互连解决方案市场的领导者，今日宣布推出MachXO3LF 器件，该器件是MachXO3 FPGA产品系列的最新成员，可提供重要的桥接和I/O扩展功能

[嵌入式]

采用MAX II器件实现FPGA设计安全解决方案

　　本文提供的解决方案可防止FPGA设计被拷贝，即使配置比特流被捕获，也可以保证FPGA设计的安全性。这种安全性是通过在握手令牌由MAX II器件传送给FPGA之前，禁止用户设计功能来实现的。　　基于SRAM的FPGA是易失器件，需要外部存储器来存储上电时发送给它们的配置数据。在传送期间，配置比特流可能会被捕获，用于配置其他FPGA。这种知识产权盗窃损害了设计人员的利益。　　本文提供的解决方案可防止FPGA设计被拷贝，即使配置比特流被捕获，也可以保证FPGA设计的安全性。通过在握手令牌由MAX II器件传送给FPGA之前，禁止用户设计功能来实现这种安全性。选用MAX II器件来产生握手令牌，这是因为该器件具有非易失性，关电

[嵌入式]

采用MAX II器件实现<font color='red'>FPGA</font>设计安全解决方案

20×18位符号定点乘法器的FPGA实现

　　随着计算机和信息技术的快速发展，人们对器件处理速度和性能的要求越来越高，在高速数字信号处理器(DSP)、微处理器和RSIC等各类芯片中，乘法器是必不可少的算术逻辑单元，且往往处于关键延时路径中，乘法运算需要在一个时钟周期内完成，它完成一次乘法操作的周期基本上决定了微处理器的主频，因此高性能的乘法器是现代微处理器及高速数字信号处理中的重要部件。目前国内乘法器设计思想有4种，分别为：并行乘法器、移位相加乘法器、查找表乘法器、加法树乘法器。其中，并行乘法器易于实现，运算速度快，但耗用资源多，尤其是当乘法运算位数较宽时，耗用资源会很庞大；移位相加乘法器设计思路是通过逐项移位相加实现，其耗用器件少，但耗时钟，速度慢；查找表乘法器将乘积直

[嵌入式]

20×18位符号定点乘法器的<font color='red'>FPGA</font>实现

一种基于ARM和FPGA的嵌入式高速图像采集存储系统设计与实现

现代化生产和科学研究对图像采集系统要求日益提高。传统图像采集系统大都是基于PC机上，而在一些特殊的场合，尤其是在实时性要求较高时，普通的PC机显然无法满足应用要求。它主要包括图像采集模块、图像处理模块以及图像存储模块等。 1 系统结构及工作原理本系统的结构模型，如图1所示。图像采集模块负责采集原始图像，并将原始图像数据送给FPGA，采用了可编程视频输入处理器SAA7113H。一帧图像采集完成后，ARM将图像数据通过FPGA取出，进行必要的处理，并形成图片文件存到CF卡中，本系统选用了Philips公司的LPC2214。图像采集芯片将原始图像数据传到FPGA，FPGA将图像原始数据暂存于SRAMl中，当一帧图像存储

[工业控制]

一种基于ARM和<font color='red'>FPGA</font>的嵌入式高速图像采集存储系统设计与实现

Altera宣布可立即提供下一代非易失MAX 10 FPGA和评估套件

MAX 10 FPGA集成了双配置闪存、模拟和嵌入式处理功能，提高了系统价值。 2014年10月8号，北京——Altera公司(NASDAQ: ALTR)今天宣布开始提供非易失MAX® 10 FPGA，这是Altera第10代系列产品中的最新型号。使用TSMC的55 nm嵌入式闪存工艺技术，MAX 10 FPGA这一革命性的非易失FPGA在小外形封装、低成本和瞬时接通可编程逻辑器件封装中包含了双配置闪存、模拟和嵌入式处理功能。MAX 10 FPGA现在已经开始发售，由多种设计解决方案提供支持，这些方案加速了系统开发，包括Quartus® II软件、评估套件、设计实例，以及通过Altera设计服务网络(DSN)提供的

[嵌入式]

莱迪思半导体为ECP5™ FPGA产品系列添加新成员

莱迪思为低功耗、小尺寸的ECP5 FPGA产品系列添加新成员采用10x10 mm封装，首款支持5G SERDES以及具备85K LUT的器件 12K LUT器件具备成本优化的可编程IO桥接功能近期，莱迪思半导体公司（NASDAQ: LSCC）宣布低功耗、小尺寸，用于互连和加速应用的ECP5 FPGA产品系列迎来了新成员。本次新增的产品与ECP5 FPGA的引脚完全兼容，使得OEM厂商能够实现无缝升级，满足工业、通信和消费电子等市场上不断变化的接口需求。 ECP5-5G 莱迪思的ECP5-5G产品系列独家支持5G SERDES和高达85K LUT，并采用小尺寸10x10 mm封装。ECP5-5G器件支持多种5G

[嵌入式]

AMD将用FPGA干什么？

近日，AMD 已经完成了对 Xilinx 的收购，由于过去一年半时间里 AMD 的股价上涨，最终成本接近 490 亿美元，而不是最初在 2020 年 10 月宣布该交易时预计的 350 亿美元。现在，随着 AMD 获得监管机构的批准并花光了所有“钱”——稀释后的市值与实际现金不同，但你可以用它买东西——很自然，收购完成后， CPU 和GPU 设计人员不仅可以使用作为 Xilinx 器件核心的 FPGA 可编程逻辑，还可以使用在所有 FPGA 混合中变得普遍的晶体管硬块，例如 DSP 引擎、AI 加速器、内存控制器、I /O 控制器和其他类型的互连 SerDes。 AMD 需要很长时间才能建立一支工程师团队，这些工程师团队

[半导体设计/制造]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！