基于FPGA的软件无线电可编程DDC的设计

发布者:bin0990最新更新时间:2011-07-01 关键字:FPGA  软件无线电  DDC 手机看文章 扫描二维码
随时随地手机看文章
0 引言

  近年来,软件无线电已经成为通信领域一个新的发展方向,数字下变频技术(DIGItal Down CONverter-DDC)是软件无线电的核心技术之一,也是计算量最大的部分,一般通过FPGA或专用芯片等硬件实现。

  现场可编程门阵列(FPGA)是一种由用户自行配置的高密度专用数字集成芯片,具有小型化、低功耗、可编程、数字化和快速方便实用的特点。FPGA的灵活性与高速处理的能力,使其由一种灵活的逻辑设计平台发展为重要的信号处理元件,在各种软件无线电产品中得到了广泛的应用。

  本文设计和实现了基于FPGA的可编程DDC(DDC),用于宽带数字中频软件无线电接收机中,完成数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法,将整个DDC划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。

  DDC由数控振荡器(NCO)、数字混频器和积分清洗滤波器三部分组成,如图1所示。从原理上比较,DDC和模拟下变频器是一致的,都是输入信号与本地振荡信号混频,然后经低通滤波器滤除高频分量,得到基带信号。

  

DDC原理图 www.elecfans.com

 

  1 DDC的设计

  1.1 数控振荡器的设计

  NCO是DDC中的重要组成部分,NCO的目标是产生频率可变的正交正、余弦样本信号。NCO产生正弦波样本通常可采用查表法。即通过输入的相位数据来寻址查表以输出相应的正弦波幅值。如图2所示,码发生器由相位累加器和查找表构成。累加器按已定的步长进行累加,在每个参考时钟周期累加,并将结果存入寄存器。当结果溢出时重复执行,累加的过程可以看作NCO输出频率的周期。使用查找表选择相应的SIN和COS值输出。若使用字长为N位宽的累加器,对于某一频率控制字A,输出频率fout与输入频率控制字A的关系为:

  

 

  其中,fclk为系统时钟。只要改变控制字A的大小,就可以控制输出频率fout。fout变化的最小步长△f由累加器的数据宽度决定。即:

  

 

  1.2 数字混频器和积分清洗滤波器的设计及实现

  在本设计中,全部过程均采用数字化处理,DDC由一对载波混频器和一对积分清洗滤波器组成。载波混频器主要用来实现下变频,积分清洗滤波器用来去掉高频分量,数据信息通过监测相邻两个符号时间内的相位变化来解调数据。两路信号在经过积分清洗滤波器后,输出信号的函数形式仍然不变,只是信号的幅值发生了变化。

  由于利用FPGA设计时,采用的是数字化的解调过程,因此在用VHDL实现时,需要将送过来的基于比特数据类型的位矢量先转化为有符号数,然后再进行数字运算,运算过程结束后,再将其转化为位矢量以便于进行信号的传输。两个载波混频器的输入信号为前端送来的2比特的采样数据,取值分别为±1和±3,其中,“00”代表‘1’,“01”代表‘3’,“10”代表‘-1’,“11”代表‘-3’,同样,本地载波取值±1,±3,这样经过载波混频后得到了±1、±3、±9等6个值。将这6个值用三位二进制数表示,高位为符号位,0表示正,1表示负,低位为数据位00、01、10分别代表1、3、9。所以载波混频器比较简单,用简单的门电路就可以实现,图3为混频器的综合图。对于本系统来说,虽然载波NCO的输出不是一个方波,但对整体设计没什么影响。

  

 

  

混频器综合图 www.elecfans.com

 

  在实现积分清洗滤波时,采取了前后两个样点相加(基于主时钟mainclk),然后由chip时钟(chipclk)进行抽样输出。这样做可以回避低通滤波器的同步问题。因为如果采取累加10次(Tchip=10Tmain)然后输出累加量方式的话,需要准确确定Iout和Qout的chip同步点,这样才能恢复出正确的基带信号。因此接收进来的QPSK信号经过下变频和低通滤波后的波形如图5中的i out和q out所示。

  2 DDC的系统仿真

  通过VHDL语言编写NCO模块,其在Modelsim中的仿真如图4所示。

  

NCO模块仿真图 www.elecfans.com

 

  其中:clk为基准时钟信号;i和q分别为sin、cos两路载波输出;carr clock为载波周期时钟,用来记录载波周期个数;load p为装载初始相位有效信号;p_init为初始相位值;fctrl为频率控制字。本设计用的是全局时钟作为工作时钟,所以虽然载波NCO的输出不是一个方波,但对整体设计没什么影响,本地载波在一个周期内有4个相位,输出为系统时钟的分频信号。

  图5是数字混频器仿真图,其中,sAMPle in为接收到的信号,本文中用伪随机码;sin in、cos in为输入的两路载波信号;i out、q out为输出结果。

  

数字混频器仿真图 www.elecfans.com

 

  3 结论

  本文所设计的简单DDC系统可以完成基本的下变频功能,适用于各种需要进行下变频的场合。并可免去使用专业DDC芯片的麻烦,有效实现所期望的功能。程序设计和实验表明,将接收进来的经过采样量化的数字中频信号进行数字式下变频在单片FPGA中完成是完全可行的。

关键字:FPGA  软件无线电  DDC 引用地址:基于FPGA的软件无线电可编程DDC的设计

上一篇:基于FPGA的多路I2C总线设计与实现
下一篇:FPGA平台实现最小开关损耗的SVPWM算法

推荐阅读最新更新时间:2024-05-02 21:27

基于FPGA和频率合成器的GPS信号源的设计
  频率合成器是发射系统和接收系统中的核心器件,采用相位负反馈频率控制技术,具有良好的窄带载波跟踪性能和带宽调制跟踪性能,为系统上、下变频提供本振信号,对相位噪声和杂散具有很好的抑制作用,通过锁相频率合成技术实现的频率源已经在雷达、通信、电子等领域得到了广泛应用。   本文以GPS信号源设计为参考,介绍ADI公司的频率合成器ADF4360-4在GPS信号源设计中的典型应用。    1 信号源系统组成   1.1 系统设计   根据文献了解了GPS信号的结构特点,本文设计GPS信号源的目的是模拟卫星发射的GPS信号,也就是对GPS信号进行基带调制并产生频率为1 575.42 MHz的GPS射频信号,根据文献,在系统总体设计中
[嵌入式]
一种基于DDS的电路板检测仪信号源设计
   0 引言   某型导弹测试设备电路板检测仪主要完成该测试设备的电路板的故障检测。该检测系统要求激励信号产生电路体积小,配置灵活,且精度高、转换速度快。基于FPGA的DDS信号发生器较传统信号发生器能够更好地满足检测仪要求。   直接数字频率合成(Direct DIGITAL Synthesize,DDS)是从相位概念出发直接合成所需波形的一种频率合成技术。它是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术,突破了前两代频率合成法的原理,从“相位”的概念出发进行频率合成,这种方法不仅可以产生不同频率的正弦波、方波、三角波,而且可以控制波形的初始相位,还可以用此方法产生任意波形,目前得到了广泛的应用。   
[测试测量]
一种基于DDS的电路板检测仪信号源设计
FPGA提升消费电子产品应用空间
  除了传统的通信及工业控制领域外,PLD厂商近来颇为关注消费类电子市场。2008年1月,赛灵思推出其最新的90纳米低成本Spartan-3A FPGA器件。针对数字显示、机顶盒以及无线路由器等应用而优化的这些小封装器件满足了业界对更小器件封装尺寸的需求,为对成本极为敏感的消费电子设计提供了更好的支持。而赛灵思推出的相关产品在平板显示及汽车电子领域的卓越表现也颇受用户好评。   由于价格持续下降以及政府大力推广数字电视,平板显示成为电子行业中一个快速增长的领域。赛灵思的FPGA在支持这些显示技术背后的众多关键技术方面扮演了重要角色。例如,赛灵思公司的Spartan-3系列器件能够提供实现平板显示高级动态范围校正算法所需要的高速
[嵌入式]
自动驾驶的技术挑战为FPGA带来用武之地
1 自动驾驶的动向及技术挑战 在2013年,第1辆自动驾驶车辆就行驶在了混合公共交通车流中;到2019年,美国有29个州通过了允许自动驾驶车辆在混合公共交通车流中行驶的法律。由阿里巴巴(Alibaba)、联发科(MediaTek)和上海汽车(Shanghai Motors)支持的初创公司AutoX于2020年12月在深圳部署了一支由25辆无人驾驶车辆组成的车队。这标志着中国首次部署无人驾驶车辆。在中国,利用远程数据中心作为安全性后援的文远知行(WeRide)和百度(Baidu)之间,以及丰田(Toyota)支持的Pony.ai和滴滴出行之间存在激烈的竞争,后者在车辆中使用人工安全性后援。所有这些公司都在努力参与竞争,以求在全
[汽车电子]
自动驾驶的技术挑战为<font color='red'>FPGA</font>带来用武之地
基于FPGA的数字存储示波器的显示技术
  1 引言   由于液晶显示器(LCD)功耗低,体积小,超薄,重量轻,而且车身没有画面几何图形的失真及收敛性误差,也就投有了传统显示器中心和边角出现色差和失真的问题,因而得到广泛的运用。现场可编程门阵列(FP GA)芯片具有高密度、小型化、低功耗和设计灵括方便等优点,可以缩短研发周期,提高工作效率,因而在数字电路设计中得到了广泛的应用。作为人机交互的LCD在数字存储示波器中有着重要的位置。在以往的设计中多采用液晶显示专用芯片去驱动LCD.宴践中发现它不但占用CPU资源,而且它与LCD数据接口之间存在干扰。为了解决这些问题.本文提出了.一种新的显示技术。   2 总体设计方案   由于数字存储示渡器对显示的实时性和刷新率都要求较
[测试测量]
基于<font color='red'>FPGA</font>的数字存储示波器的显示技术
中芯国际FPGA产品线又迎新客户,与Efinix首推产品2018年投产
集微网12月13日消息,中芯国际与Efinix,可编程产品平台及技术的创新企业,今日共同宣布,中芯国际40纳米工艺平台成功交付Efinix首批QuantumTM可编程加速器产品样本。从使用中芯国际物理设计工具(PDK)进行产品开发,到系统生效交付产品样本,双方仅用了不到六个月时间,以破纪录的效率创造了这一重要里程碑。预计QuantumTM 加速器产品将在 2018 年投入生产,面向大规模的可编程加速器市场。 “这是Efinix第一次与中芯国际合作,他们的鼎力支持给我们留下了深刻印象。中芯国际与我们的商业和技术合作,有力地帮助我们创建了成功开发产品的重要基石。”Efinix联合创始人、首席执行官及总裁张少逸表示,“从现在开始我们
[手机便携]
FPGA与SRAM相结合完成大容量数据存储
1 引言 随着数字信号处理技术的不断发展,大容量可编程逻辑器件的不断涌现,FPGA技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中,经常会遇到需要大容量的数据存储的情况,下面我们将针对FPGA中内部Block RAM有限的缺点,提出了将FPGA与外部SRAM相结合来改进设计的方法,并给出了部分VHDL程序。 2 硬件设计 这里将主要讨论以Xilinx公司的 FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV25616AL)为主要器件来完成大容量数据存储的设计思路。 FPGA即现场可编程门阵列,其结构与传统的门阵列相似,大量的可编程逻辑块(CLB, Configurable Logic
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved