基于FPGA的高精度数字电源设计

发布者:创新之星最新更新时间:2011-10-17 关键字:FPGA  数字电源 手机看文章 扫描二维码
随时随地手机看文章
   

1 引言

  在信息技术高速发展的今天,电子系统数字化已经成为有目共睹的趋势,从传统应用中小规模芯片构造电路系统到广泛地应用单片机,到今天DSP及FPGA在系统设计中的应用,电子设计技术已迈入了一个全新阶段。FPGA不仅具有容量大,逻辑功能强的特点,而且兼有高速、高可靠性。随着EDA技术的发展和VLSI工艺技术的进步,特别是软/硬件IP芯核产业的迅猛发展,可编程片上系统(SOPC)己经大量使用。本文通过对高精度数字电源系统的研发,提出了FPGA在数字电源控制器的应用思路。
 

 

2 系统组成

  本系统是以单片现场可编程门阵列(FPGA)为基础的全数字控制的高精度开关电源。数字控制的H桥脉宽调制的DC-DC变换器电源系统如图1所示。

  图中,功率主电路由三相整流器、低频LC滤波电路、DC-DC功率变换器、输出高频滤波电路等几部分构成;控制及调节功能主要由基于FPGA的数字电源控制器完成,可以按设计要求来调节电源输出电压、电流。

  FPGA中主要分两大模块,第一个模块是由软核CPU组成的通讯管理模块;第二个模块由几个DSP块组成,主要完成调节器的PI或PID运算、高分辨率PWM信号的产生以及数字滤波等。

  在PWM开关电源中,PWM波形的产生及其准确调制至关重要。当使用FPGA数字控制器时,电流环及电压环的调节方式为数字化的PI(比例积分)或PID(比例积分微分)调节,反馈电流或电压信号经过A/D(模拟/数字)转换后输入到控制器,由控制器调节脉冲的宽度。

  采用上述方案的数字化电源相对于传统的模拟控制方式,具有显而易见的优势。对于不同的负载对象,可以通过在软件中修改调节器参数来满足指标要求,并且可以按照实际需要自由配置成为单环或双环控制系统。这些都是在软件中完成的,系统控制调节单元的硬件无需重复配置。

3 软核Nios CPU

  在QuartusII开发软件中使用SOPC Builder开发工具可以快速构造一个Nios软核CPU,嵌入到FPGA器件中,Nios软核CPU如图2所示。在本例中构造了UART-RS232、Ethernet通讯功能,LCD液晶屏显示功能,数字量、开关量I/O及外部数据存储管理等功能,通过Nios II的集成开发环境Nios II IDE,使用C/C++高级语言对Nios软核CPU进行编程。就能完成FPGA同上位机RS232口或者Ethernet网的通讯、本地信息采集及显示、数据存储管理等。在FPGA内部通过地址总线和数据总线来管理其他DSP块或IP核的协调工作。

4 调节器算法(PI或PID)

 

调节器的算法在数字电源是一个至关重要的环节,它的好坏直接影响到电源系统的各项性能指标。

  以某加速器六极磁铁所需电源为对象,主要参数如下:

磁铁:Rm=0.14H,Lm=0.266mΩ

电源:Un=70V,电压纹波小于1×10-3(1kHz以下);

In=200A,电流纹波小于5×10-5,跟踪误差小于1×10-4。

  若采用电流单闭环控制,并采用PI调节器,仿真的系统模型如图3所示。

 

  图3中,上位电流给定信号通过16位DAC转换后,与DCCT输出的电流反馈信号进行比较,得到误差信号,此误差经过误差放大器放大后送入PI调节器,由调节器的输出来控制PWM并驱动功率器件,从而实现负载对象所要求的高精度输出电流。

  在Matlab/Simulink中对图3所示系统加以斜坡给定,可仿真得到系统响应如图4所示。可以看出系统无超调,跟踪误差小于0.02A(0.02/200=1×10-4),满足系统要求的指标。

 

  仿真完成后可以通过DSPBuilder系统设计工具构造一个含有HDL语言的PID功能的DSP块。这个DSP块可以作为一个IP核供FPGA直接调用。其输出用于PWM调制。

5 高精度PWM脉冲的生成

FPGA实现PWM部分设计框图如图5所示。

 

  PWM的生成主要由脉宽寄存器、缓冲寄存器、周期寄存器、死区寄存器、死区发生器、数值比较器、控制逻辑等部分组成。脉宽寄存器,决定各路PWM信号的脉宽;缓冲寄存器,实现对脉宽数据的缓冲;周期寄存器,决定PWM的斩波周期;死区寄存器,决定H桥臂的死区时间。脉宽寄存器在每个开关周期更新一次,其输出数据经缓冲后与基准计数器进行数值比较,得到各路PWM信号。再经死区电路处理,最后产生4路PWM驱动信号,驱动相应的功率器件。

  基准计数器,用来产生类似模拟电路中的三角波基准,是一个最小计算值为0,最大计算值为周期寄存器中保存的数值、计数方向交替变换的可逆计数器。基准计数单元在最大计数值时产生一个同步信号SYN,当其有效时将4个脉冲宽度的数据存入各自的缓冲寄存器,实现双缓冲,使各个脉冲宽度寄存器在SYN无效时可依次更新而不影响最终的功率器件导通。

6 结束语

  本文以FPGA芯片EP1C20为核心,叙述了实现数字化电源控制调节器的一种方法,根据现场工艺要求在FPGA中可灵活配置控制方案而无需重新配置硬件,外围电路(如ADC、DAC等)选用高精度、低温漂的器件,从而实现高精度的数字化电源,这是模拟系统所不及的。同时,由于控制调节的核心采用了数字化电路,系统自身的抗干扰能力明显优于模拟系统。

  目前,在很多应用领域中,需要数十台甚至更多电源同时协调工作,即适应网络化电源应用,而上述方案的数字化电源,通过Nios软核CPU的强大通讯功能,可以很方便的实现批量电源的网络化管理。

关键字:FPGA  数字电源 引用地址:基于FPGA的高精度数字电源设计

上一篇:基于FPGA+DSP的喷气织机新型引纬控制系统的设计
下一篇:FPGA平台架构提升信息娱乐系统设计灵活性

推荐阅读最新更新时间:2024-05-02 21:39

FPGA技术实现模拟雷达信号
前言 FPGA(现场可编程门阵列)是由掩膜可编程门阵列和PLD(可编程逻辑器件)演变而来的,并将二者的特性结合在一起,使FPGA既有掩膜可编程门阵列的高逻辑密度和通用性,又有PLD的可编程特性。FPAG技术的发展使得单个芯片上集成的逻辑门数越来越多,能实现的功能越来越复杂。它以编程方便、集成度高、速度快等特点受到电子设计人员的青睐。人们可以通过硬件编程的方法设计和开发ASIC(专用集成电路)芯片,极大地提高芯片的研制效率、降低开发费用。 通过应用FPGA技术,较好地为“某型雷达告警设备”的配套检测仪器实现了模拟雷达信号发生器ASIC芯片的设计,该芯片能够提供“某型雷达告警设备”测试过程中所需的多种典型的重频脉冲及制导信号等
[半导体设计/制造]
一种高性价比的4K/60Hz的显示实现方案
作者:Xiaojun Lv 随着人们对显示质量要求的日益提高,室外大屏和会议电视墙分辨率也逐渐从主流的1080P60转向了4K60。显示质量提升的同时,技术的挑战也如约而至。要实现4K60的显示,那就意味着使用HDMI 2.0需要传输高达18Gbps的图像数据,现在流行的无论那种方案,都有其明显的优缺点,业界亟需一种能够满足稳定性、高性价比和灵活性等需求的解决方案。 4K60显示提出新的设计挑战 如上图所示,4K60给前端的视频处理器和后面的显示视频处理器提出了新需求: 使用这种方案的时候,LED视频处理板多采用并行接口作为输入端,这就意味着视频发送板在传输视频的同时,需要将HDMI2.0输出的数据转成RGB并口输出,这就
[家用电子]
一种高性价比的4K/60Hz的显示实现方案
基于FPGA的ARM并行总线研究与仿真
0 引言 在数字系统的设计中,FPGA+ARM 的系统架构得到了越来越广泛的应用,FPGA 主要实现高速数据的处理;ARM 主要实现系统的流程控制.人机交互.外部通信以及FPGA 控制等功能.I2C.SPI 等串行总线接口只能实现FPGA 和ARM 之间的低速通信 ;当传输的数据量较大.要求高速传输时,就需要用并行总线来进行两者之间的高速数据传输. 下面基于ARM 处理器LPC2478 以及FPGA 器件EP2C20Q240,以ARM 外部总线的读操作时序为例,研究两者之间高速传输的并行总线;其中,数据总线为32 位;并在FPGA 内部构造了1024x32bits 的SRAM 高速存储缓冲器,以便于ARM 处理器快速读写F
[嵌入式]
基于<font color='red'>FPGA</font>的ARM并行总线研究与仿真
赛灵思宋传华:为FPGA设计带来革命性变革
全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. (NASDAQ: XLNX) )日前在进驻北京新址的庆典上,强调其对高增长的中国市场的承诺。该公司不断扩大其在亚太地区的影响力,包括开设研发中心,并将本地销售、市场营销和应用工程设计等业务整合到统一的办公地点。新址面积达 2,000 平米,将为北京本地、整个亚太区乃至跨国客户提供强有力的支持。 以下是赛灵思赛灵思公司软件研发技术总监宋传华博士在庆典中的演讲实录: 赛灵思中国研发中心的成立是赛灵思公司在2011年非常重要的投资,也是我们赛灵思研发部将创新DNA植根在中国的一个重要步骤,同时它也是我们“中国智造”整体战略的一个重要组成部分。 当前赛灵思拥有多项领先业界
[嵌入式]
基于FPGA的单片机外围接口电路设计
0 引言 单片机具有性价比高、功能灵活、易于人机对话、数据处理能力强等特点。单片机应用系统通常由键盘、显示器、通信接口、存储器、A/D、D/A电路等部分组成。传统的单片机系统经常要用标准的逻辑电路或专用的接口芯片来组成外围电路,如地址译码、I/O扩展等功能通常由标准的TTL/COMS逻辑电路或各种专用接口芯片实现,这样就会使系统的芯片数增多,接线复杂,从而使电路板面积增大、可靠性和 EMI性能减低,难以实现设计的小型化、集成化和高可靠性。而可编程门阵列FPGA的LCA结构和它丰富的内部资源可以用来设计各种组合逻辑和时序逻辑电路,因此使用FPGA设计单片机的外围电路能够大大简化系统硬件结构,使系统的设计、修改和扩展都变的十分灵活方
[单片机]
基于<font color='red'>FPGA</font>的单片机外围接口电路设计
基于FPGA+ARM的HDLC协议控制器的设计与实现
针对飞控模拟装置中基于HDLC协议通信需求,完成了一种新的基于FPGA+ARM架构HDLC协议控制器的设计。文中首先介紹了HDLC协议的帧结构和循环冗余校验(CRC)原理,然后结合FPGA可进行任意数据宽度操作和ARM编程简单灵活的优点,有效实现了符合HDLC协议的帧结构和CRC校验的应用方法,满足HDLC协议要求。应用结果表明设计能够很好地满足各项功能指标的技术要求。 高级数据链路控制(HDLC,High-Level Data Control)是一种同步数据传输、面向比特的数据链路层协议,具有差错检测功能强大、高效和同步传输的特点,目前HDLC协议已成为是通信领域中应用最广泛的协议之一,在飞行器设计领域经常用作飞控与舵机,助推器
[单片机]
基于<font color='red'>FPGA</font>+ARM的HDLC协议控制器的设计与实现
FPGA平台架构用于复杂嵌入式系统
设计嵌入系统的主要挑战来自于需要同时优化众多设计因素。这些需要优化的设计因素包括单位成本、NRE(不可回收工程)成本、功率、尺寸、性能、灵活性、原型制造时间、产品上市时间、产品在市场生存时间、可维护性、可重配置能力、工程资源、开发和设计周期、工具、硬件/软件划分,以及其他许多因素。 Virtex-II ProTM平台FPGA产品基于高性能的Virtex-IITM结构,为嵌入式系统设计提供了一个极灵活的解决方案。利用Virtex-II ProTM器件,嵌入式系统设计人员可以在单片器件内集成范围广泛的硬和软IP核心,其中的硬件和固件具有可升级能力,从而可延长产品的在市场生存时间。 Virtex-II 结构的可编程能力降低了系统开发
[嵌入式]
从Supercomputing看Intel的AI战略实施
产业界一直在期待英特尔的机器学习计画,究竟处理器晶片龙头将端出什么AI方案? 英特尔(Intel)正于近日在美国举行的Supercomputing 2016大会上展示其两款新型Xeon处理器,以及支援深度学习的新型FPGA卡;从该公司的技术展示,能窥见其准备推出的完整机器学习方案之一角。 产业界一直在期待英特尔的机器学习计画,这也是近几年半导体产业界最热门的技术领域之一;对此专长人工智慧(AI)处理器设计的新创公司Graphcore共同创办人暨执行长Nigel Toon表示:“我认为Brian Krzanich (英特尔执行长)会在相关技术上投注很大。”Graphcore最近才向包括英特尔竞争对手三星(Samsung)在内的投资人
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved