William Murray, 电子工程师LinkedIn 社区对FPGA 圈子中有项小话题,低延迟网络——这项基于FPGA 的创新正横扫商业部门,并相当受制于这个行业。例如,可参考在网络计算网站上的新文章:Arista 使用 FPGA 交换机再次打败了 Cisco 。
然而事实上很多其他技术公司利用低延迟、高吞吐量的网络和联网设备在事业上占得先机。有些公司将重要的如AFDX 和ARINC 664 网络用于驱动航空电子系统如 Airbus A380和 Boeing 787 Dreamliner,等等。 (可在 赛灵思和 Actel网站上查找有关AFDX 和同类网络的更多信息。)当使用FPGA 和ASIC 低延迟和高吞吐量的硬件,运行在网络的最低层保证所有数据以安全及时的方式传输,这些网络提高可靠性,并节省负载。同类网络可应用于铁路业和海洋业。
其他应用程序包括通过各种自定义协议和商议协议进行振动控制和移动控制的反馈和链接。以及许多其他应用程序,涉及使一些任务如视频会议和远距离医学的工作中心运行更快,任务延迟较短(远程应用电子通信和信息技术以提供临床治疗)。
相比低延迟和高性能而言,网络安全是另一个重要方面,所以相比较对于那些会在主流网络迅速传播网络威胁的现象,可利用对网络威胁更快的反应功能。 (请参看 Advanced IO网站讨论国防、金融和电信应用程序。)
低延迟网络设备的工作原理是什么? 首先必须通过连接器连接线路、光纤。 必须对物理接口IC 进行路由,必须使用FPGA 将模拟信号转换成数字波形。 运用低延迟设计,FPGA 接着对普通MAC 执行同样的处理,但可包括普通MAC 层以上的硬件层,如需要向CPU 发送完整UDP 数据集的硬件、
FPGA 不可立即在主系统RAM 上保存数据包,但会在高速板载RAM 分类数据包。FPGA 还可对数据包进行过滤,所以可优先处理任何具优先级的数据包。 这通常与操作系统中为这些数据包进行优先级定义的自定义驱动器有关。开发人员可使用这一驱动器设计可使这些数据包响应更多的应用程序。
标准系统和低延迟网络的差别很大。 以运行于标准系统的Ping 应用程序为例。 这种情况下我们可能需要实现以下程序:
在工作中心运行 Ping
如下图,经对比在低延迟网络中,响应时间为sub-1ms :
在低延迟网络上运行 Ping
进行振动控制和电机控制时,必要响应时间可能是10s 或100s (时间单位:微秒)。这需要在协议中推出堆栈部分,使用格式更“原始”的数据。甚至需要整理数据包的大小。
低延迟还可应用于其他哪些程序?可应用于制造业。如果开发人员试图一个小时内设计和测试100 万个小程序,工厂自动控制网络可能会成为瓶颈。
食品和药品业能否应用低延迟? 制造和标识大量的带批号、日期代码和所有处方药和非处方药,以及大量产品的所有FDA 可追溯数据需要高带宽印刷。在欧洲,每片药必须使用罩板包装,并且是可追溯的。 所需要的印刷速度可是每分钟数百线性英尺——因为所有药品的印刷必须是独立的。
并且低延迟不只用于“重要的东西”。例如位于德克萨斯州,Austin 的公司为重量级游戏玩家开发低延迟NIC 卡,使他们可以在外上网玩电脑射击和/或打比赛(请上 KillerGaming.com网查看更多详细信息)。
但愿这篇文章能使你开始设计将低延迟、高吞吐的网络或链接应用于你从事的行业或产品。 例如,从工作站经城镇安全传输2,500 MRI/CT 图像至放射医生和ER 医生处,直到STAT 室! 基于FPGA 的解决方案可在服务器和工作站在上文所述的低延迟交换机协作下,执行解密和低延迟,高吞吐量连接,因此可在保持隐私和维护安全的同时,节省大量时间。
那么你的想法如何? 你能提出几个我没曾提到的其他行业中的低延迟应用么?
关键字:FPGA Xilinx
引用地址:
基于FPGA低延迟不只用于Quant
推荐阅读最新更新时间:2024-05-02 22:06
一种基于STM32和FPGA的多轴运动控制器的设计与实现
引言 数控系统在工矿领域已得到广泛应用,计算机数控系统通过对数字化信息的处理和运算,并转化成脉冲信号,实现对电机的控制,进而控制数控机床动作和零件加工。随着嵌入式技术的发展,我们可以设计规模更小,成本更低,功能更特定的嵌入式系统来完成传统计算机数控系统所完成的工作。 1、设计方案 本系统以嵌入式处理器STM32和FPGA芯片为核心,运动控制方案中的处理部分都放在FPGA内部实现。这是1种硬件软化的方案,即具有软件可编程、可重构的特点,又有硬件那样高性能、高可靠、高一致性的优点。其系统原理框图如图1所示。 图1 系统原理 STM32从SD卡中读取数据文件并进行相关算法处理,通过键盘扫描电路设置系统加减速的初始速度、最大速度、
[单片机]
欧盟无条件的批准AMD收购赛灵思
当地时间6月29日,AMD发布公告表示, 350亿美元收购赛灵思的计划获得欧盟监管机构无条件批准。英国竞争和市场管理局于6月29日批准了该笔交易。 今年1月,美国联邦贸易委员会(FTC)与美国司法部(Department of Justice)调查 AMD 并购案是否存有违反反垄断法规的期限已过。随着英国、欧盟相继通过批准,该并购案最后关卡只剩中国最后一关。
[手机便携]
基于DSP+FPGA的红外移动目标识别跟踪系统设计
与通用集成电路相比,ASIC芯片具有体积小、重量轻、功耗低、可靠性高等几个方面的优势,而且在大批量应用时,可降低成本。现场可编程门阵列(FPGA)是在专用ASIC的基础上发展出来的,它克服了专用ASIC不够灵活的缺点。与其他中小规模集成电路相比,其优点主要在于它有很强的灵活性,即其内部的具体逻辑功能可以根据需要配置,对电路的修改和维护很方便。DSP+FPGA结构最大的特点是结构灵活,有较强的通用性,适于模块化设计,从而能够提高算法效率;同时其开发周期较短,系统易于维护和扩展,适合于实时数字信号处理。本文介绍的就是一种可以应用于军事侦察的红外动目标识别跟踪系统的设计。 设计任务及要求红外动目标跟踪与识别系统的输入信号是红
[嵌入式]
辅助驾驶:汽车环视系统设计,完整硬件平台参考方案
一、项目背景
1.1 研究背景
本项目研究内容是开展汽车环视系统((AVM)技术与产品的研究与开发,通过驾驶员实时实景环视辅助系统,提高汽车行驶及停车时的安全性。主要研究内容包括: AVM产品技术与功能分析;产品规格总体设计;实时数字图像快速处理;图像显示加速;多场景、多视点图像几何处理及其合成拼接成像技术;高性能处理平台设计;车载数字图象质量Qos研究;AVM产品样机设计开发等。
1.2 基于AVM平台采用FPGA算法的优越性
采用可编程的FPGA进行设计,便于设计的更新与升级,节约成本。
通过使用图像拼接技术,使系统在图像呈现的清晰性、稳定性和可靠性得到有效地保证。
LCD体积小、质量轻、功耗低,可
[嵌入式]
基于STM32+FPGA的全彩LED显示屏系统的设计
LED显示屏是利用LED点阵模块或像素单元组成的一种现代平面显示屏幕,具有发光效率高、使用寿命长、视角范围大、色彩丰富以及对室内外环境适应能力强等优点。目前的LED显示屏控制系统多采用ARM处理器来完成整个系统的功能,这种控制系统在数据处理速度上存在很大的局限,影响显示效果的连续性。基于此,在分析了STM32微处理器总线结构特点的基础上,提出了STM32+FPGA的控制系统方案,该方案充分了利用STM32微处理器的灵活的储器控制技术和可编程逻辑器件的灵活性,提高了系统数据处理的速度,而且简化了电路结构,方便调试。 1、系统总体方案设计 系统结构框图如图1所示。 图1 系统结构框图 系统采用新一代的32bitRISC处理
[单片机]
基于51内核和FPGA器件实现便携式幅频特性测试仪的应用方案
在现代电力电子系统中,随着内场测试和外场维护工作量的增加,对目前通用的测试仪器也提出了新的要求,研制低成本、体积小的便携式幅频特性测试仪具有深远的现实意义。目前,结合新型微处理器芯片进行幅频特性测试仪的研制主要有三种技术途径:(1)采用单片机作为主控芯片,通过软件编程方式实现部分硬件功能,这种方案可以有效降低系统的复杂度,但在实时性上不尽人意。(2)应用可编程逻辑器件(如FPGA)进行设计可以有效解决高速数据流的实时处理问题,但在人机界面的设计中具有较大困难。(3)采用单片机与FPGA芯片结合的方式,通过外部总线连接和数据传输协议的设计,使得系统兼具两者的优势,从而成为设计人员首选的主流方案。 现代EDA(Electronic
[测试测量]
Altera设计解决方案网络连接客户和专家,助力FPGA的设计创新
2016年4月29号,北京 Altera,现在已属英特尔公司,今天宣布启动其设计解决方案网络(DSN,Design Solutions Network),这一全球辅助支持系统将稳健的设计服务网络、IP、电路板和商用现货产品(COTS)公司合并到一个计划中。DSN计划将客户与网络成员连接起来,通过统一的搜索网站,为他们提供Altera CPLD、FPGA、SoC和Enpirion 电源器件相关的产品或者设计服务,帮助客户加速产品创新。 Intel可编程解决方案事业部客户体验副总裁Vince Hu评论说: 对Altera Arria 10、Stratix 10,以及新的CPU + FPGA支持和产品的需求越来越高,我们的客户需
[嵌入式]
FPGA在锁相频率合成中的应用
摘要: 介绍了∑-Δ调制频率合成器的原理、实现方法∑-Δ调制器的FPGA实现。
关键词: ∑-Δ调制 频率合成器 FPGA
锁相环路由于具高稳定性、优越的跟踪性能及良好的抗干扰性,在频率合成得到了广泛应用。但简单的锁相环路对输出频率、频率分辨经等指标往往不能满足要求,所以要对简单锁相环路加以改进。小数分频锁相环则是改进方案之一。
采用小数分频锁相环带来的一个严重问题是分数调制(又称相位调制)问题。产生的原因是:当环中锁定时,分频器的分频比不是固定的,而是在N和N+1之间变化。由于输出频率fo=N·F×fr,所当分频比为N时,鉴相器的fo/N信号相位超前fr的相位,而且两者相位差不断增加,直
[半导体设计/制造]