基于FPGA的高速实时/回放分级复接器设计

发布者:浅唱梦幻最新更新时间:2012-09-07 来源: 21ic关键字:FPGA  分级复接器设计 手机看文章 扫描二维码
随时随地手机看文章
   

摘要:利用国际空间数据系统咨询委员会 (CCSDS)高级在轨系统(AOS)建议,提出了两级复用的方案,设计了一种具有载荷数据存储功能的高速实时/回放分级复接器。该方案采用FPGA技术,对星上载荷输出的数据使用了两级全异步复用的策略进行数据存储和虚拟信道调度。试验结果表明该复接器较好地实现了载荷数据的存储和复接功能的集成,并且功能灵活,硬件资源利用率小。

1.引言

随着卫星通信系统的迅速发展,空间链路能提供的数据传输速率越来越高,允许各类卫星平台上能够应用产生大量高速实时数据的有效载荷。由于各载荷的工作模式,数据量,数据格式、速率和实时性要求各异,空地之间数据传输交互时间短且容易中断,星载数据处理系统应当具有大容量存储和高速处理能力,能够在数据下行至地面之前对其进行存储、复接和其他准备工作。

高速复接器在空间数据传输中负责将有效载荷产生的各种数据复接下行,新的数据传输需求也对高速复接器的性能和灵活性提出了新的要求。传统的星载数据处理系统通常将载荷数据的复接和大容量存储分开处理,但是对于一些小型卫星,需要存储的数据量(如科学实验数据,图像观测数据等)并不是特别大,对实时性要求也不高。如果采用传统的处理方法将会占用比较多的星载资源,高速复接器和大容量存储器的设计、实现和协作也较为复杂。针对这种需求,本文提出了两级复用的理念,为高速复接器加入了数据存储的功能,参照 CCSDS AOS建议,提出将数据的实时传送和非实时回放统一起来处理的两级复用方案,基于 FPGA技术设计和探讨了小型、灵活的高速实时 /回放分级复接器的硬件实现和技术方案,以实现星上有效载荷数据的复接、存储和回放功能的集成化。

2.AOS高速实时/回放分级复接的研究

2.1 高级在轨系统( AOS)及虚拟信道复接为了应对新的空间需求,国际空间数据系统咨询委员会(CCSDS)于 1986年提出了AOS建议书,提供比常规建议书更为多样、灵活的数据处理业务,以应对高级在轨系统、国际空间站等复杂系统的需要。CCSDS协议提供给AOS空间链路子网的一个关键特性是虚拟信道的概念。将一个物理信道划分成多个逻辑信道,每个逻辑信道被单独识别并传输一种数据流,各数据流可以使用不同的业务,一个逻辑信道就是一个虚拟信道。虚拟信道使得一个物理空间信道被多个高层数据流以时分复用的方式共享,多种不同类型的数据在一个物理信道上传输成为可能,从而奠定了复接的理论基础。

2.2 两级复用方式的提出

虚拟信道时分复用物理信道,对物理信道按照一定的复用方法进行动态管理。由于高速实时/回放分级复接器需要完成存储和复接两方面的任务,单纯使用一级异步复用很难完全实现其需求。因此,本文对CCSDS高级在轨协议进行了合理剪裁,提出了两级复用的构想。在原有的虚拟信道复接之前增加一级存储的过程,两级虚拟信道复用均采用全异步复用方式。第 1级复用,根据信道优先级生成AOS传输帧,将有效的数据帧存入存储单元成为历史数据。第 2级复用,再次采用异步复用方式,根据信道优先级选择信道,将各路实时数据和一路历史数据按照一定的信道调度算法按照AOS传输帧的格式混合复接下行。

3.高速实时/回放分级复接器的技术方案

3.1 FPGA芯片选择

本设计选用90nm工艺技术的150万门XILINX SPARTAN-XC3S1500芯片。由于复接器需要的数据输入输出速率较高,因此对于FPGA芯片的 I/O速度要求较高。SPARTAN-XC3S1500芯片每个I/O口支持 622Mb/s的数据传输率,能满足设计的要求。其算术处理功能也能满足相对复杂的计算要求。这款芯片既能满足较为复杂的时序功能,又能解决速度快、功耗小、集成度高、设计灵活等技术要求。

3.2 系统总体技术方案

为了节省星上资源,提高载荷数据处理的灵活性,本文应用提出两级复用的理念,基于FPGA技术设计了工作于空间数据链路层的 AOS高速实时/回放分级复接器,整体功能框图如图 1所示。


图 1 CCSDS AOS高速实时 /回放分级复接器功能框图[page]

 

   

3.3 存储和调度算法设计

AOS高速实时 /回放分级复接器的设计重点在于虚拟信道调度的算法。高速率、高信道利用率的虚拟信道调度策略的设计是分级复接器设计的关键技术之一。调度策略算法的合理设计将保证AOS高速实时 /回放分级复接器能够高效、有序地完成存储和复接传输的功能任务。本设计的虚拟信道调度算法框图如图 2所示。

在各级工作状态下,首先由信源速率确定各虚拟信道的优先级。然后复接器根据各数据源缓存区和存储单元的存储空满状况确定接入的虚拟信道。

在第一级复用状态下,被选择接入的虚拟信道业务数据单元将以CCSDS AOS的标准帧格式存入存储单元,存储单元的写使能仅在接入有效数据帧时打开,保证只有有效的数据帧才能进入存储单元,以节省存储空间。进入在第二级复用状态以后,存储单元中的历史数据与其他路实时数据一起复接下行,各路异步数据缓存根据现有存储状况向虚拟信道调度模块发出传输请求,虚拟信道调度模块根据优先级策略选择接入的异步信道。如果没有有效的异步数据,则根据填充机制发送填充数据。

对于AOS高速实时/回放分级复接器而言,传输帧主帧头中的虚拟信道标识、虚拟信道帧计数和回放标志的设计是存储和虚拟信道调度的关键标识。虚拟信道标识区分了接入信道的各路数据,回放标志区分了实时数据和历史数据,而虚拟信道帧计数记录了每一路信道各帧数据的先后顺序。为了保证地面接收到载荷数据以后可以完整、无误、便捷地还原历史数据,两级复接成帧时使用了统一的虚拟信道帧计数和虚拟信道标识。这样在发送端经过两次复接之后下行的数据,在地面接收端只要进行一次解帧就可以还原。因此使用这种灵活的设计,不必改变现有的地面接收设备,使AOS高速实时/回放分级复接器具有很强的可移植性。两级复接后历史数据信道主帧头的仿真结果如图 3所示。

3.4 硬件验证演示系统及测试结果

搭建如图4所示的验证演示系统,对AOS高速实时 /回放分级复接器的功能进行验证。在演示系统的发送端,图像数据转换为码流,和科学实验数据一起作为高速分级复接器的信号源,进入复接器为信号源准备的缓存区中。经高速分级复接器复接下行后,成为一路串行输出。接收端将接收到的串行码流经过帧同步后送到接收与分路处理设备进行虚拟信道分路,并提取各虚拟信道的业务数据单元,最后送到计算机终端,在计算机终端可以分别看到恢复完整的科学实验数据和图像数据。

测试结果表明, AOS高速实时/回放分级复接器可以较好地进行存储和复接任务,各虚拟信道数据保持流畅,无丢失现象,串行输出速率为50Mbps。

4.结束语

本文介绍了 CCSDS协议高级在轨系统的复用方式和AOS传输帧结构,提出了两级复用的构想,探讨了AOS实时/回放分级复接器的硬件实现和技术方案。由于采用FPGA大规模逻辑器件,同时对AOS协议进行了合理的剪裁,使设计体积小、性能灵活且易于移植。本课题的研究将为航天应用工程中数据处理关键设备的集成提供思路,对进一步研制轻小灵活、高效适用的星载数据管理设备具有指导意义。

本文作者创新点:第一,提出了两级复用的理念,充分利用全异步复用灵活及高效的特点,通过对CCSDS AOS协议进行合理的剪裁,使两级复用相互配合,完成兼顾存储、复接和回放的任务。第二,给出了基于FPGA的AOS实时/回放分级复接器的完整设计方案,设计思想灵活,在发送端经过两次复接之后下行的数据,在地面接收端只要进行一次解帧就可以还原,不必改变原有的地面接收设备,具有很强的可移植性。

关键字:FPGA  分级复接器设计 引用地址:基于FPGA的高速实时/回放分级复接器设计

上一篇:基于FPGA的高精度时间数字转换电路设计
下一篇:一种应用于OFDM系统中的符号精确定时算法的FPGA实现

推荐阅读最新更新时间:2024-05-02 22:18

基于FPGA芯片EP1c3T144和开发平台实现虚拟仪器接口设计
引 言 LabVIEW是一种基于图形程序的虚拟仪器编程语言,与传统仪器相比,虚拟仪器技术以计算机为平台,在程序界面中有用于模拟真实仪器面板的控件可供调用,可用于设置输入数值、观察输出值以及实现图表、文本等显示,因此具有友好的人机界面。LabVIEW具有强大的数据采集、分析、处理、显示和存储功能。在测试与测量、数据采集、仪器控制、数字信号分析、工厂自动化等领域获得了广泛的应用,显示出其强劲的生命力。LabVIEW平台下开发的虚拟仪器在相同硬件条件下,改变软件即可实现不同的仪器功能,真正实现了“软件即仪器”的设计理念。 实现LabVIEW对数据的采集和处理,传统的方法是采用数据采集卡,但是这些数据采集卡设备存在安装不便,价格昂贵,
[测试测量]
基于<font color='red'>FPGA</font>芯片EP1c3T144和开发平台实现虚拟仪器接口<font color='red'>设计</font>
基于FPGA的图像采集和快速移动物体检测
近年来,计算机技术、通信技术、微电子技术迅猛发展,数字监控系统逐步从传统方式的监控系统走向小型化、多样化和智能化。监控系统的发展首先是从图像采集开始的,本文根据项目需要提出了一种基于FPGA的图像采集和移动物体检测的设计方案,用以实现对特定背景下的图像采集和移动物体快速检测。 1 系统总体设计 本系统主要由摄像头初始化模块、图像采集模块、数据传输模块和运动物体检测模块构成。本系统中所使用的FPGA 芯片型号是FUSION系列的AFS600。如果只是完成本文中所要实现的内容,则完全可以选择更低性能的FPGA芯片,例如 ProASIC3 系列的 A3P060 ;如果所选择的芯片没有片内RAM或者片内RAM很小,需要对本文的设计做适当的
[安防电子]
基于<font color='red'>FPGA</font>的图像采集和快速移动物体检测
基于DSP和FPGA技术的低信噪比雷达信号检测
  我国目前的海事雷达大多为进口雷达,有效探测距离小,在信噪比降为3 dB时已经无法识别信号。随着微电子技术的迅猛发展,高速A/D(模拟/数字转换)和高速数字信号处理器件(Digital Signal Proeessors,DSP)、高速现场可编程逻辑器件(Field ProgrammableGate Array,FPGA)的出现,可以在不增加现有雷达发射功率和接收灵敏度的前提下,在信噪比降为3 dB时能测到雷达信号,使雷达的有效作用距离提高。本文主要介绍基于DSP和FPGA技术的低信噪比情况下雷达信号的检测。    1 设计思想   本技术的设计思想主要是通过对接收到的雷达信号进行高速A/D采样,然后利用DSP和FPGA芯片
[嵌入式]
基于DSP和<font color='red'>FPGA</font>技术的低信噪比雷达信号检测
基于状态机和流水线技术的3DES加密算法及其FPGA设计
摘要:介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片Stratix EP1S25F780C5中。 关键词:状态机 流水线 3DFS FPGA 随着网络的快速发展,信息安全越来越引起人们的关注。加密技术作为信息安全的利器,正发挥着重大的作用。通过在硬件设备(如由器、交换机等)中添加解密功能,可使存储和传输的数据具有较高的安全性。传统的加密工作是通过在主机上运行加密软件实现的。这种方法除占用主机资源外,其运算速度较硬件加密要慢,密钥以明文的方式存储在程序
[半导体设计/制造]
USB IP核的设计FPGA验证
介绍了一款可配置的USB IP核设计,重点描述USB IP核的结构划分,详细阐述了各模块的设计思想。为了提高USB lP的可重用性,本USB IP核设计了总线适配器,经过简单配置可以用于AMBA ASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA验证,验证结果表明他可作为一个独立的模块嵌入到SoC系统中。 1 引 言 USB(Universal Serial Bus)具有以下特点:即插即用、广泛的软硬件支持、低功耗、可选择的多种速度模式、完备的总线拓扑结构。随着半导体工艺技术的发展,集成电路设计者能够将愈来愈复杂的功能集成到单硅片上。SoC是将系统集成在一块芯片上,包括微处理器、模拟IP核、数字IP核和存储器(
[模拟电子]
USB IP核的<font color='red'>设计</font>及<font color='red'>FPGA</font>验证
高速流水线浮点加法器的FPGA实现
   0 引言   现代信号处理技术通常都需要进行大量高速浮点运算。由于浮点数系统操作比较复杂,需要专用硬件来完成相关的操作(在浮点运算中的浮点加法运算几乎占到全部运算操作的一半以上),所以,浮点加法器是现代信号处理系统中最重要的部件之一。FPGA是当前数字电路研究开发的一种重要实现形式,它与全定制ASIC电路相比,具有开发周期短、成本低等优点。但多数FPGA不支持浮点运算,这使FPGA在数值计算、数据分析和信号处理等方面受到了限制,由于FPGA中关于浮点数的运算只能自行设计,因此,研究浮点加法运算的FPGA实现方法很有必要。    1 IEEE 754单精度浮点数标准   浮点数可以在更大的动态范围内提供更高的精度,通常,
[嵌入式]
高速流水线浮点加法器的<font color='red'>FPGA</font>实现
基于DSP+FPGA的便携数字存储示波表设计
摘要:本文提出了一种基于DSP+FPGA的嵌入式便携数字存储示波表的设计方案,充分利用微控制器技术和ASIC技术实现了嵌入式实时处理,很好地达到了体积小、重量轻、功能强、可靠性高的要求。 关键字:便携式数字存储示波表,数字信号处理器,现场可编程门阵列,嵌入式设计 1. 引言 随着大规模集成电路技术、信号分析与处理技术及嵌入式微处理器软硬件技术的迅速发展,现代电子测量技术与仪器领域也在不断探讨新的仪器结构和新的测试理论及方法。集数字存储示波器、数字万用表、频率计三者功能于一体的便携式数字存储示波表正代表了当代电子测量仪器发展的一种新趋势。便携式数字存储示波表具有体积小、重量轻、成本低、不需交流供电、可靠性高、使用简便等一系列特
[应用]
Stratix II FPGA系统电源设计
0 引言 Stratix II是ALTERA公司生产的一款高性能FPGA器件。它采用TSMC的90 nm低k绝缘工艺技术生产,等价逻辑单元(LE)高达180 k,嵌入式存储器容量达到9 MB。该器件不但具有极高的性能和密度,而且还针对器件总功率进行了优化,同时可以支持高达1 Gbps的高速差分I/O信号,因而是一款超快的FPGA。该芯片中所含的高性能嵌入式DSP块的运行频率高达370 MHz。另外Stratix II还有12个可编程PLL,并具有健全的时钟管理和频率合成能力。能实现最大的系统性能。 MAX1951是MAXIM公司的一款高效的DC-DC电源转换芯片,主要用于DSP、FPGA、ASIC的内核及I/O口供电。其高达9
[电源管理]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved