Altera CTO解读20nm创新

近日，Altera CTO Misha Burich时隔5个月再度访华，带来了最新Altera基于20nm的关键消息。

创新的3D集成

和赛灵思不同的是，Altera在28nm时代并没有宣传3D或者2.5D技术，因此原本在代工厂上与TSMC合作更长时间的Altera并没有在创新工艺上占据先机。

所以在下一代20nm FPGA上，Altera必须占据先机。

Misha Burich表示，“20nm 3D IC工艺可以把不同的die放在同样的一个硅晶圆上，实现异构的FPGA，比如在FPGA上加上光模块，HardCopy ASIC或者其他存储器等，从而实现不同类的产品。”

谈到两家3D技术的区别时，Misha强调：“Altera的异构FPGA可以封装不同种器件，而赛灵思目前的技术只是为了通过堆叠小器件实现更高的良率。另外，在价格方面赛灵思的堆叠成本会更高。”

Misha表示，在3D芯片中，散热是个特别需要注意的问题。“2.5D硅片是铺开的，但对于3D堆叠来讲，硅片必须非常低的功耗，否则底下硅片的热量很难流动。”

但根据Misha的解释，3D芯片只能是对于相同工艺的硅片，对于不同工艺来说，只能用2.5D解决方案。问：面积会不会特别大，因为那么多功能单元都要集中在上面。

Misha预计，未来手机处理器和FPGA市场是最有可能率先使用3D技术的市场，因为这两种应用很需要集成存储器，而存储器的发热水平比处理器低很多，因此散热问题可以更容易的解决。而集成其他处理器或加速度器目前来看仍然需要解决散热问题。

创新的收发器与可变精度DSP

“在90纳米时我们嵌入了硬件收发器，在65纳米时我们嵌入了硬的内存控制器及电源控制模块，在40纳米时我们嵌入了PCIE等协议，在28纳米时我们嵌入了硬处理器及可变精度DSP，而未来随着硬件集成度的提高，我们所有内嵌的硬件性能将变得更高。”Misha说道，“以28纳米FPGA为例，FPGA内核面积只占40%，其余部分则都被用于其他内嵌硬件模块。”

在20纳米时代，Altera将提供56Gbps收发器技术基础，背板收发器速度将提升至28Gbps，芯片至芯片/光模块则可达到40Gbps，而可变精度DSP支持5T次浮点运算。

Misha表示，下一代收发器可以提供更好的信号完整性，抖动串扰等可以降到最低。除了提供满足CEI标准的下一代收发器之外，20纳米FPGA还将支持DDR4以及HMC新内存接口规范。

而对于可变精度的DSP模块来说，20纳米的性能比28纳米时提高5倍以上。

除了硬件上的创新，Misha也表示，Altera在软件工具方面也有了突破，包括DSP Builder的升级，Qsys系统的搭建，以及基于C语言的完整的FPGA设计流程等。