Microsemi推出下一代SmartFusion®2 SoC FPGA

发布者:RainbowGarden最新更新时间:2012-10-09 来源: EEWORLD关键字:Microsemi  SartFusion®2  SoC  FPGA 手机看文章 扫描二维码
随时随地手机看文章

致力于提供帮助功率管理、安全、可靠与高性能半导体技术产品的领先供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)发布新的SmartFusion®2系统级芯片(system-on-chip,SoC)现场可编程门阵列(field programmable gate array,FPGA)系列。Microsemi下一代SmartFusion2 SoC FPGA设计用于满足关键性工业、国防、航空、通讯和医疗应用对先进安全性、高可靠性和低功耗的基本需求。SmartFusion2在单一芯片上集成了固有可靠性的快闪FPGA架构、一个166(MHz)ARM® Cortex™-M3处理器、先进的安全处理加速器、DSP模块、SRAM、eNVM和业界所需的高性能通讯接口。

美高森美公司总裁兼首席执行官James J. Peterson称:“几年前,我们通过增强产品组合、集中研发力量,以及战略性增添用于高价值、高门槛市场的关键产品和技术,实施了推动高价值市场增长的策略。新的SmartFusion2产品系列是美高森美正在开发的业界领先产品之一,这些产品拓展我们的总体系统解决方案产品阵容,并且进一步巩固公司在安全性至关重要、可靠性不容妥协,以及低功耗必不可少的各个应用领域的领导地位。”

美高森美公司副总裁兼总经理Esam Elashmawi表示:“我们新推出SmartFusion2 SoC FPGA设计用于工业、国防、航空、通讯和医疗行业的具有挑战性的安全关键性应用,在这些应用中,可靠且无瑕疵的器件运行是必需的。我们的SmartFusion2器件具备所需的差异化特性,能够确保在非常低的功耗下安全、可靠地运行。这些下一代器件还具有较高的密度和行业标准接口,使得我们能够满足更广大范围的主流应用需求。”

美高森美已经接洽计划在广泛的应用中使用SmartFusion2器件的领先客户,应用包括飞行数据记录器、武器系统、除颤器、手持无线电设备、通讯系统管理应用和工业马达控制。

SmartFusion2:设计和数据安全性

近期针对工业、国防、航空、通讯和医疗系统的攻击事件,突显了对电子系统内的安全性和防篡改防护措施的需求。SmartFusion2包含突破性的安全能力,采用了基于非易失性快闪技术的最先进设计保护功能,易于保护机密和高价值的设计,防止篡改、克隆、过度建造、反向工程和伪造。

SmartFusion2提供了最先进的设计和数据安全能力,它使用SoC FPGA业界唯一具备物理上不可克隆功能(physically unclonable function,PUF)的密匙登记和重建能力,打造具有安全密匙存储能力的根源可靠性(root-of-trust)设备。SmartFusion2也是唯一使用Cryptographic Research Incorporated (CRI)产品组合技术来防御差分功率分析(differential power analysis,DPA)攻击的SoC FPGA器件。用户还可以利用多个内置的加密处理加速器,包括:先进加密标准(advanced encryption standard,AES) AES-256、安全散列算法(secure hash algorithm,SHA) SHA-256、384位椭圆曲线密码(elliptical curve cryptographic,ECC)引擎,以及不确定性随机位发生器(non-deterministic random bit generator,NRBG)。

借助这些特性组合,以及基于快闪的架构,SmartFusion2成为市场上最安全的FPGA器件。

SmartFusion2:高可靠性

美高森美的可编程逻辑解决方案广泛用于国防和航空应用,因为它们具备高可靠性和单事件翻转(single event upset,SEU)免疫能力。SEU可以引起二进位代码状态改变并损坏数据,导致硬件故障。SEU防御需求也开始扩展到工业和医疗应用领域。

SmartFusion2器件设计用于满足众多行业标准的要求,包括IEC 61508、DO254和DO178B,并且具有达到零故障率(failures in time, FIT)的SEU免疫能力。作为一项附加优势,SmartFusion2快闪FPGA架构无需外部配置来提供额外的安全防护水平,因为在电源关闭时,这款SoC FPGA能够保留其配置,并实现“瞬间启动”(instant-on)性能。

 
SmartFusion2是唯一能够保护其所有的SoC嵌入式SRAM存储器避免SEU错误的SoC FPGA器件。这是通过在Cortex-M3嵌入式暂时存储器(scratch pad memory) 等嵌入式存储器、以太网、控制器局域网(CAN)和USB缓冲器上,使用单错校正、双错检测(single error correction, double error detection,SECDED)保护功能来完成的,并且提供用于DDR内存控制器的选项。

这些产品特性,以及基于快闪的器件架构,使得SmartFusion2成为用于需要防止破坏性SEU事件发生的航空环境等严苛应用的理想解决方案。

SmartFusion2:最低功耗
 
SmartFusion2 SoC FPGA为设计人员提供了比同等的SRAM FPGA器件低100倍的待机功耗,且不影响性能。设计人员可以通过简单的命令来启用Flash*Freeze待机功耗模式。在此模式中,可以保持所有寄存器和SRAM的状态、设置I/O状态、以低频率时钟运行微处理器子系统(microprocessor sub-system,MSS) 与MSS外设相关的I/O。SmartFusion2 SoC FPGA器件能够在大约100µs内进入和退出Flash*Freeze模式,适用于需要短暂间歇活动的低占空比应用,比如尺寸、重量和功率都至关重要的防御无线电应用。

SmartFusion2:技术信息

美高森美基于快闪技术的SoC FPGA为低功耗重新定义。其50K查找表(look-up table,LUT) 器件能够实现10mW静态功耗,包括处理器且不会牺牲性能。采用Flash*Freeze待机模式,功耗更下降至1mW。与类似的SoC FPGA或FPGA器件相比,待机功率降低了大约100倍。

Microsemi SmartFusion2器件具有从5K LUT到120K LUT的密度范围,加上用于数字信号处理(digital signal processing,DSP)的嵌入式存储器和多个累积模块。高带宽接口包括具有灵活性5G SERDES的PCI Express (PCIe),以及高速双数据速率DDR2/DDR3内存控制器。该器件还包含了采用一个166 MHz ARM Cortex-M3处理器、片上64KB eSRAM和512KB eNVM的微处理器子系统(microprocessor sub-system,MSS),以期最大限度地减小总体系统成本。MSS具有增强性嵌入式跟踪宏单元(embedded trace macrocell,ETM)、8 Kbyte指令高速缓存,以及包括控制器局域网(controller area network,CAN)、千兆位以太网和高速USB 2.0的外设。另外还有可选的安全加速器可用于数据安全应用。

 
采用SmartFusion2进行设计

系统设计人员可以采用新推出且易于使用的Libero® SoC软件工具套件来设计SmartFusion2器件。Libero SoC集成了来自Synopsys公司的业界领先的综合工具、调试软件和DSP支持,来自Mentor Graphics公司的仿真工具,以及功率分析、时序分析和按键式设计流程。固件开发完全集成在Libero SoC内,采用来自GNU、IAR和Keil公司的编译和调试软件。根据系统创建器(System Builder)选择,可以自动生成所有的器件驱动程序和外设初始化。ARM Cortex-M3处理器包含对EmCraft Systems的嵌入式Linux,以及Micrium的FreeRTOS、SAFERTOS和uc/OS-III等操作系统的支持。

关键字:Microsemi  SartFusion®2  SoC  FPGA 引用地址:Microsemi推出下一代SmartFusion®2 SoC FPGA

上一篇:赛灵思FPGA和SoC加速OEM厂商产品开发
下一篇:Altera被福布斯评为世界最具创新100强公司之一

推荐阅读最新更新时间:2024-05-02 22:21

Google Pixel 6系列将不再采用骁龙 SoC,GS101芯片即将问市
谷歌预计将在今年 10 月发布 Pixel 5 的迭代产品,去年 10 月,谷歌首席执行官 Sundar Pichai 在 2020 年第三季度财报会议上表示,该公司正在对硬件进行更深入的投资,并为 2021 年制定了出色的计划。当时,许多人的解读是,该公司可能正在研发代号为“Whitechapel”的自家处理器。 9to5Google 分享的最新信息显示,即将于秋季推出的 Pixel 智能手机可能是首批采用“GS101”Whitechapel 芯片的智能手机之一。因此,Pixel 6 系列可能不会采用高通的骁龙 SoC。 就像苹果使用自己的芯片来驱动 iPhone 和 M
[焦点新闻]
Google Pixel 6系列将不再采用骁龙 <font color='red'>SoC</font>,GS101芯片即将问市
多样化手机设计需要恰当的SoC与SiP混合
“单芯片手机”的概念是指利用行业标准的工艺技术和传统硅集成趋势将手机功能整合在一块裸片上。但对于蜂窝电话和其它无线产品,这并非一个简单的建议。在这些产品中,模拟、射频、数字与混合信号等平等的部分必须一起工作才能实现系统级解决方案。不过,在采用极少的器件实现所有手机功能模块方面,业界已经取得了很大的进展。现在,我们似乎有望见到期待已久的系统级芯片(SoC)手机。但是我们还要考虑这意味着什么,它是否有意义以及达到此目标的最佳途径是什么。 让我们来看看这种概念的内涵。尽管单芯片意味着手机的大部分功能都集成在一颗芯片上,但集成度仍有待解释。一些人可能看到单芯片在数字/基带领域或射频部分具有高集成度,可以极大地简化产品设计。但对
[嵌入式]
浅析FPGA车用MCU设计方案
  在 汽车电子 中广为采用的微控制器( MCU )正快速面临时间和成本的压力。使用MCU的主要优势一直以来都是‘创造具有高性价比的高阶系统整合’。然而,在此一优势之下,有一些与元件本身相关的潜在成本是超乎于其单价水平的。例如,若选用的元件无法创造所需特性,则必须增加外部逻辑、软体或其它整合元件。   再者,目前汽车终端市场对于需求的变化屡见不鲜,以至MCU很快就变得不适用;许多具有专门特性以及固定专用介面数量的MCU,经过短暂的评估后即无法满足市场需求。因此,系统供应商不得不重新设计硬体及编写相关软体,在某些情况下,甚至必须更换处理器核心。   MCU的困境   MCU制造商正被迫面对会为整个市场带来巨大影响的挑战。MCU是针对
[嵌入式]
Altera发售业界唯一的20 nm SoC FPGA
Altera第二代Arria 10 SoC是业界唯一的20 nm SoC FPGA 2015年2月25号,北京 Altera公司(Nasdaq: ALTR)今天开始发售其第二代SoC系列,进一步巩固了在SoC FPGA产品上的领先地位。Arria 10 SoC是业界唯一在20 nm FPGA架构上结合了ARM 处理器的可编程器件。与前一代SoC FPGA相比,Arria 10 SoC进行了全面的改进,支持实现性能更好、功耗更低、功能更丰富的嵌入式系统。Altera将在德国纽伦堡举行的嵌入式世界2015大会上展示其基于SoC的解决方案,包括业界唯一的20 nm SoC FPGA。 Altera的SoC产品市场资深总监C
[嵌入式]
基于FPGA和DSP技术某型飞机总线系统通讯软件的设计
  在分析某型飞机MILSTD1553B数据总线系统构成的基础上,结合其通信协议与其消息传输格式,建立了某型飞机总线系统通讯层次结构,并运用FPGA和DSP技术设计了此型飞机总线系统通讯软件。   目前,随着工艺和技术的进步,集成电路技术的发展已经使得在一个芯片上集成一个可编程系统(Programmable System ON a Chip,PSOC)成为可能。其中,现场可编程门阵列(Field Programmable Gate Array,FPGA)由于其设计灵活、速度快,在数学专用集成电路的设计中得到广泛的应用。数字信号处理(DSP)的理论与实现手段获得了快速发展,已成为当代发展最快的学科之一。由于其高速的处理速度和强大而又
[嵌入式]
FPGA在多进制正交扩频通信系统中的应用
    摘 要: 讨论了高速无线分组网络中多进制正交扩频通信系统的设计和实现,其中在系统核心部分的扩频编码调制和解调等很多功能都由FPGA来完成,并对此进行了详细的介绍。     关键词: FPGA 扩频通信 多进制正交扩频 QPSK调制        门阵列逻辑电路在数字系统设计中得到广泛的应用,因此从GAL、EPLD直至目前的FPGA(现场可编程门阵列),容量和功能以及可靠性都得到很大的发展。目前的FPGA结构采用总线方式,布局布线方便灵活,Altera公司的FLEX10K系列FPGA掩埋带有入出寄存器的RAM块,更加方便地应用于CPU系统。随着器件的发展,开发环境进一步得到优化。Altera公司的Ma
[工业控制]
罗姆推出FPGA用电源稳压器及模块
近年来,电子设备(应用)的多样化与高性能化以惊人的速度不断发展。可以说,这种趋势使各产品的开发周期缩短,并给半导体技术带来了巨大的发展空间。 在这种背景下,被称为FPGA的LSI为电子设备的开发作出了巨大贡献,它比以往任何时候更引人关注,市场规模不断扩大。 1.何谓FPGA FPGA为Field Programmable Gate Array的缩写,意为在现场(Field)、可擦写(Programmable=可编程)的、逻辑门(Gate)呈阵列(Array)状排布的半定制LSI,简言之,即“后期电路可擦写逻辑元件”。 产品售出后也可进行再设计,可顺利进行产品的更新以及新协议标准的应对。这是制成后内容即被固定的ASIC (A
[嵌入式]
罗姆推出<font color='red'>FPGA</font>用电源稳压器及模块
利用Virtex-5 SXT 的高性能DSP解决方案
  二十多年来,FPGA 为世人提供了最灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现,可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来,就可以利用大规模并行计算实现有效的滤波器算法。   在未加工频率性能方面的损失,通过并行计算得到了弥补,而且得远大于失,可谓“失之东隅,收之桑榆”;由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移,乘法器和加法器的实施越来越高效。1998 年,Xilinx 顺理成章推出了第一个集成于 Virtex-II FPGA 系列产品中的嵌入式乘法器。Xilinx Virtex-II 和 Virtex-II Pro 系
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved