新思科技公司推出其Synopsys HAPS®-70系列基于FPGA的原型验证系统

发布者:科技思想家最新更新时间:2012-11-19 来源: 21ic关键字:新思科技  Synopsys  HAPS 手机看文章 扫描二维码
随时随地手机看文章
    新思科技公司(Synopsys, Inc.)日前宣布推出其Synopsys HAPS®-70系列基于FPGA的原型验证系统,从而扩展了其HAPS产品线以应对系统级芯片(SoC)设计的不断增加的规模及复杂度。HAPS-70系统提供了紧密集成的原型验证软件和硬件,包括高速时域多路复用(HSTDM)技术,它与新的HapsTrak 3 I/O连接器相结合可提供比传统的连接器和引脚复用技术高出可达3倍的原型性能改进。此款新的原型系统利用了一个可扩展的架构以及最新一代的赛灵思Virtex-7 FPGA器件,以支持范围广泛的、各种大小的设计,其容量可从1200万到1.44亿个专用集成电路(ASIC)门。Virtex-7’s I/O bank和HapsTrak 3连接器之间的灵活性及匹配的引脚连接,使HAPS用户能够将I/O带宽用在最需要的地方,同时使未用管脚的数量减至最少。

“Virtex-7 2000T FPGA的堆叠硅片互联技术可提供两百万个逻辑单元的容量以及12.5 Gb/s的串行收发器,使其可以理想地被用于需要大容量和高速I/O的ASIC原型,”赛灵思FPGA平台市场营销副总裁Tim Erjavec说道。“Synopsys的HAPS-70系列利用了Virtex-7 2000T FPGA增大的设计容量和I/O bank结构,提供了一种可以在FPGA内部和多个FPGA之间简化设计规划的系统,同时使HAPS-70可以扩展到支持数百万ASIC门的SoC设计。”

HAPS-70系统与一种智能原型验证软件环境集成在一起,可实现更快速地分区以及自动地为各种规模设计进行原型生成和纠错,包括从单个的IP单元和处理器子系统再到完整的SoC,从而简化了从RTL到可运行原型的途径。HAPS-70系统的模块化架构使工程师能够使用通用的原型环境来进行IP和SoC软件开发、软/硬件集成和系统验证,从而减少了不同项目间的重复工作量。Synopsys的Certify多FPGA原型验证软件的全新“HAPS感知”功能借助正在申请专利的算法可将原型验证生产力提高10倍,该功能自动进行逻辑分区和现场硬件查询,与手动的分区方法相比简化了系统的形成。此款新的原型验证系统还支持HAPS深度追踪纠错(HAPS Deep Trace Debug)功能以实现更高的纠错效率,与FPGA片上型逻辑纠错器上使用的传统存储器相比,存储容量提升了将近100倍。

为了实现更容易的系统验证和软件开发,诸如USB 3.0、PCI Express®和HDMI 那样的DesignWare接口IP都在HAPS系统上已经进行了验证。凭借在HAPS系统上经过预先验证的DesignWare IP以及用于通用IP协议的子卡的丰富可选性,设计师可以在产品开发周期中能够更早地着手软件开发,并且减少了IP集成的工作量。

“Synopsys 的HAPS基于FPGA的原型验证解决方案,在加速我们的硬件/软件验证以及提高我们的原型验证产能方面,对Mindspeed起到了不可估量的作用,”敏迅科技(Mindspeed Technologies)公司VLSI Core Engineering执行总监Surinder Dhaliwal说道。“由于我们在不断地开发基础设施产品解决方案,因此我们很高兴Synopsys已经针对像我们产品那样更大规模、更复杂设计加强了其基于FPGA的原型验证系列,使它们具有更高性能、更大容量以及改善的纠错可见度。”

Synopsys的针对HAPS-70系统的UMRBus功能已被加强,可支持高达400 MB/s的带宽。UMRBus在HAPS-70系统和Synopsys的基于Virtualizer的虚拟原型之间提供了无缝连接,为早期的软件开发和软/硬件集成创造了一个集成化混合原型验证环境。UMRBus还可提供远程访问,通用的C++/TCL编程接口, 与Synopsys的VCS®功能验证解决方案一起进行co-simulation, 该 co-simulation 使层次化的模块级启动与纠错成为可能,UMRBUS的这些特性使HAPS-70系统可以更早地被纳入到设计流程。

“日益增长的设计规模、软件复杂度和尽可能早的软件开发都成为了SoC原型设计师的关键挑战,” Synopsys IP与系统市场营销副总裁John Koeter说道。“通过提供业界领先的、基于 FPGA的原型容量和性能,以及借助智能分区和纠错工具,HAPS-70系统所扩展的功能进一步缩短了软件开发和软/硬件集成的时间。通过发挥我们全面的硬件、软件和IP技术领先性,设计师们在验证他们最大规模的芯片设计时会立显成效。”

供货&资源

HAPS-70基于FPGA的原型验证系统现已可向早期采用者提供9种型号的产品系列,容量从1200万到1.44亿个ASIC门:HAPS-70 S12、HAPS-70 S24、HAPS-70 S36、HAPS-70 S48、HAPS-70 S60、HAPS-70 S72、HAPS-70 S96、HAPS-70 S120和HAPS-70 S144,其中S是指可支持的ASIC门数。

关键字:新思科技  Synopsys  HAPS 引用地址:新思科技公司推出其Synopsys HAPS®-70系列基于FPGA的原型验证系统

上一篇:采用FPGA提高广播应用的集成度
下一篇:基于基于DSP的并行信号处理系统设计方案的并行信号处理系统设计方案

推荐阅读最新更新时间:2024-05-02 22:26

2022硬核预测 | 汽车行业五大发展趋势
全球缺芯对汽车行业影响重大,汽车产量因此大幅受挫,与此同时,整车厂更希望将更多的时间用于设计高度定制化的解决方案,通过产品的差异化提升销售量,因此,需要探索创新的方法来加快汽车开发和制造周期。针对这一趋势,我们将与大家分享关于汽车行业未来发展的五大方向。 边缘计算是重要突破口 更强大的边缘计算能力在自动驾驶技术不断升级的过程中必不可少。边缘计算可以加快数据的整体处理速度,并降低汽车网络的整体数据吞吐量,从而为执行特定功能所需的传感器和设备等提供计算辅助。 第五代车载计算平台正在逐渐普及,未来更多的计算能力将集中到车辆的中央计算核心单元中。目前,大多数车辆所使用的是第三代车载计算平台,所有的电子控制单元(ECU)都通过中
[汽车电子]
新思科技联手 Elektrobit推出用于 ARC 功能安全处理器 IP AUTOSAR
新思科技 和Elektrobit (EB) 这家富有远见卓识的汽车行业嵌入式和互联软件产品的全球供应商,今天共同宣布推出用于新思科技符合 ASIL-D 的 DesignWare® ARC® EM 和 ARC HS 功能安全 (FS) 处理器 IP 的 EB tresos 经典 AUTOSAR软件。该 EB tresos AUTOSAR 软件将和 ARC 功能安全处理器一起提供一个硬-软件平台,助力汽车半导体公司、OEM 和一级供应商更轻松地开发基于 AUTOSAR 标准的软件应用程序。该组合解决方案可加快需要 ADAS、信息娱乐和网关、以及现代车辆中的 V2X 系统等应用的复杂汽车电子控制单元(ECU)推向市场的速度。 “El
[嵌入式]
新思科技提出双引擎模式
8月27-28日,2020集微半导体峰在厦门海沧召开。本届峰会以“探寻·迭变时代新逻辑”为主题,旨在外部世界风云突变的市场环境下,探寻市场新的商业逻辑。 峰会期间,28日下午举办“国产突破与全球协作”为主题的EAD专场论坛。会上,新思科技中国区副总经理谢仲辉发表主题为《EDA开启IC设计双驱动模式》的演讲。 新思科技中国区副总经理谢仲辉 谢仲辉表示,在后摩尔定律的时代,芯片设计面临若干的挑战,其一是先进工艺投入带来的技术好处不像之前那样直接与线性;此外,在流片费用、芯片设计复杂度以及开发周期等挑战也大幅提高。 那么如何解决赋能后摩尔时代集成电路设计的需要呢?谢仲辉提
[半导体设计/制造]
<font color='red'>新思科技</font>提出双引擎模式
新思科技发布《2023 年全球 DevSecOps现状调查》报告
大多数企业由于严重的安全问题拖慢DevOps流程 软件开发速度比以往任何时候都更快,而且自动化程度更高。为了跟上并适应快速变化的业务需求,您需要将安全性构建到 DevOps 中。企业需要借助专业解决方案将安全内置于DevOps开发流程,且不会减慢开发团队的速度。 近日,新思科技(Synopsys, Inc.,Nasdaq: SNPS)发布了《2023 年全球DevSecOps 现状调查》报告。该报告审查了影响软件安全的策略、工具和实践,由 新思科技网络安全研究中心汇总。新报告基于市场研究咨询机构 Censuswide 对全球 1,000 多名 IT 专业人员的调研进行汇编,其中包括开发人员、App
[网络通信]
​<font color='red'>新思科技</font>发布《2023 年全球 DevSecOps现状调查》报告
芯和半导体联合新思科技业界首发EDA平台
芯和半导体联合新思科技业界首发,前所未有的“3DIC先进封装设计分析全流程”EDA平台 2021年8月**日,中国上海讯——国产EDA行业的领军企业芯和半导体发布了前所未有的“3DIC先进封装设计分析全流程”EDA平台。该平台联合了全球EDA排名第一的新思科技,是业界首个用于3DIC多芯片系统设计分析的统一平台,为客户构建了一个完全集成、性能卓著且易于使用的环境,提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案。 随着芯片制造工艺不断接近物理极限,芯片的布局设计—— 异构集成的3DIC先进封装 (以下简称“3DIC”)已经成为延续摩尔定律的最佳途径之一。3DIC将不同工艺制程、不同
[半导体设计/制造]
中国大陆是最有活力的市场
电子设计自动化(EDA)行业可以说是集成电路产业金字塔的塔尖,在塔尖上跳舞并站稳是需要一定实力的。Synopsys(新思科技)公司是为全球集成电路设计业提供电子设计自动化软件工具的主导企业,从1995年进入中国市场以来,Synopsys公司一直致力于加快中国集成电路设计产业的发展,其中国团队和业务也一直保持着良性成长。 在过去几年里,Synopsys公司在中国市场的销售额年均增长70%。担任中国区总经理13年的潘建岳,最近荣升Synopsys公司全球副总裁兼亚太区总裁,这一长期被中国台湾和香港地区人士以及美国人占据的职位,第一次由一名土生土长的中国大陆人出任。今后Synopsys公司将如何布局亚太市场和中国市场?潘建岳
[嵌入式]
Synopsys DFTMAX LogicBIST实现汽车混合信号上电自检功能
近日,全球第一大芯片设计自动化EDA软件供应商及全球第一大芯片接口IP供应商、软件质量和安全解决方案的全球领导者Synopsys宣布,全球集成电路解决方案领先供应商Renesas公司已在其混合信号大规模集成电路(LSI)设计中部署了Synopsys DFTMAX™ LogicBIST解决方案,以满足汽车系统集成商对汽车安全完整性等级的要求。DFTMAX LogicBIST方案可使汽车电子系统在加电时检查故障或发现可能导致故障的情况,并报告它们的存在。此外,这种自检功能可在很短的运行时间内实现高故障覆盖率以满足汽车电子系统级要求。Renesas的工程师可以非常便捷地将DFTMAX LogicBIST纳入其原有设计流程当中,同时还加入
[汽车电子]
Synopsys与Lattice Semiconductor续签多年期FPGA设计软件OEM协议
美国加利福尼亚州,山景城 2016年6月27日 亮点: 多年期合约的续签使得莱迪思半导体的用户得以继续使用Synopsys Synplify Pro综合工具 在时序、面积和运行时间专为Lattice体系结构优化,以获得最佳质量结果,帮助客户实现其智能联网器件更快上市 与Lattice Diamond软件集成,为Lattice FPGA实现提供统一的设计流程 新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)日前宣布与Lattice Semiconductor Corporation续签了多年期的Synopsys Synplify Pro FPGA综合工具OEM协议。根据协议,Synopsys将继续为
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved