FPGA中嵌入式块RAM（BRAM）-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器 (CAM)以及FIFO等常用存储结构。RAM、FIFO是比较普及的概念，在此就不冗述。CAM存储器在其内部的每个存储单元中都有一个比较逻辑，写入 CAM中的数据会和内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址，因而在路由的地址交换器中有广泛的应用。除了块RAM，还可以将 FPGA中的LUT灵活地配置成RAM、ROM和FIFO等结构。在实际应用中，芯片内部块RAM的数量也是选择芯片的一个重要因素。

单片块RAM的容量为18k比特，即位宽为18比特、深度为1024，可以根据需要改变其位宽和深度，但要满足两个原则：首先，修改后的容量(位宽深度)不能大于18k比特;其次，位宽最大不能超过36比特。当然，可以将多片块RAM级联起来形成更大的RAM，此时只受限于芯片内块RAM的数量，而不再受上面两条原则约束。

关键字：FPGA RAM 引用地址：FPGA中嵌入式块RAM（BRAM）

上一篇：Altera FPGA助力众志和达进军8GFC光纤通道存储市场
下一篇：FPGA中丰富的布线资源

推荐阅读最新更新时间：2024-05-02 22:29

赛灵思Spartan FPGA平台应用于香港应用科技研究院

全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX)）日前宣布，香港应用科技研究院 (Hong Kong Applied Science and Technology Research Institute （应科院) 在其面向平板 LCD 电视的最先进的动态 LED 背光控制技术设计核心，采用了赛灵思旗舰产品 Spartan® -3A FPGA。通过将 Spartan 用作其系统的核心部件，应科院可为下一代 LCD 电视机制造商提供比竞争解决方案更清晰的视频图像质量和更低的功耗。借助 Spartan-3A FPGA 特有的高度灵活性，应科院可根据其客户的具体功耗和性能需求进行技术定

[嵌入式]

增添FPGA AI市场优势英特尔携微软强化智能搜寻引擎

人工智能(AI)热潮持续攀升，AI晶片的竞争也日趋激烈，而GPU近年来可说是跃升为AI晶片领头羊。为了不让GPU专美于前，以FPGA为主的英特尔(Intel)也加紧脚步，拓展创新技术，加速AI部署；像是携手微软(Microsoft)，运用FPGA升级Bing智能搜寻引擎(Intelligent Search)，以迎接现今云端数据中心所带来的挑战。英特尔指出，FPGA的优势在于，具备高效灵活的架构，可加速AI工作负载的效能，包括机器学习和深入学习，同时也可以加速其他各种工作负载的效能，如网路、储存装置、资料分析和高效能运算等等。然而，面对现今以资料为中心的世界，使用者对搜寻引擎的要求比以前更多，FPGA该如何支持智能搜寻

[半导体设计/制造]

三星海力士内存扩产,2019 年原料大缺货

电子网消息，韩媒 BusinessKorea 28 日报导，业界人士表示，三星电子平泽厂 1 号线的二楼工程、SK 海力士南韩清州（Cheongju）厂和中国无锡的扩产案将完工，预定 2018、2019 年投产。估计三星华城厂和平泽厂二楼量产后，DRAM 产能将从当前的每月 37 万片晶圆、2019 年增至每月 60 万片晶圆。不具名的半导体人士透露，半导体业者扩产，半导体清洗溶剂异丙醇（Isopropyl alcohol，IPA）已经陷入供给不足，明年缺货情况可能更严重。中型晶圆代工厂主管也说，半导体原料如氦（helium）、tungsten 和 ceria 研磨液、六氟化钨（WF6）气体可能供不应求。南韩 Foosun

[半导体设计/制造]

嵌入式系统中的内存压缩技术

摘要：介绍内存压缩技术和一个基于硬件的内存压缩系统模型，探讨内存压缩技术在嵌入式系统中的应用；重点介绍内存压缩系统的硬件要求及操作系统对内存压缩机制的支持；简单介绍内存压缩中常用的算法Lempel-Ziv，并就内存压缩技术在嵌入式系统中的应用问题作一些探讨。关键词：嵌入式系统内存压缩压缩内存控制器 Lempel-Ziv算法 1 内存压缩技术介绍为节省存储空间或传输带宽，人们已经在计算机系统中广泛地使用了数据压缩技术。在磁介质存储数据或网络传输数据时，人们使用基于硬件或软件的各种压缩技术。当压缩技术在各个领域都很流行时，内存压缩技术却由于其复杂性而一直未得到广泛使用。近年来，由于在并行压缩一解压算法以及在硅密度及速度

[嵌入式]

一种基于ARM-Linux的FPGA程序加载方法

　　1、引言　　FPGA在系统上电时，需要从外部载入所要运行的程序，此过程被称为程序加载。多数情况下，FPGA从外部专用的 EPROM读入程序。这种方式速度慢，而且只能加载固定的程序。显然，当系统需要容量大而且 FPGA要加载的程序可以根据需要有选择的加载时不能采用这种方法。本文实现了一种基于外部处理器的加载方法，速度快，而且可以根据设置给FPGA加载相应的程序。　　对于 Xilinx公司的 FPGA芯片，有五种加载方式：JTAG模式，串行从模式，串行主模式，并行从模式和并行主模式。JTAG模式常用于调试时，将主机综合好的程序加载到FPGA，优先级高于其他几种模式。其他加载模式取决于 FPGA上加载模式管脚（M0，M1，M

[单片机]

一种基于ARM-Linux的<font color='red'>FPGA</font>程序加载方法

三星：5款内存产品新获碳信托认证，减少CO2排放量近68万吨

根据三星官方的消息，近期三星 5 款内存产品因成功减少碳排放而获得碳信托（Carbon Trust）认证。　　据介绍，这 5 款三星内存产品是：HBM2E（8GB）、GDDR6（8Gb）、UFS 3.1（512GB）、便携式 SSD T7（1TB）、microSD EVO Select（128GB）。　　三星表示。“Reducing CO2”标签表明产品的碳排放已经减少。通过提高能效，三星减少了 5 种内存产品的碳排放，这意味着每个芯片使用的电力和原材料更少。针对便携式 SSD T7（1TB），三星使用环保纸张而非塑料作为包装材料，以尽可能减少产品的碳排放。　　据三星估测，这 5 款产品从发布到 2021 年 7

[手机便携]

基于IP核的FPGA 设计方法

前　言　　几年前设计专用集成电路(ASIC) 还是少数集成电路设计工程师的事, 随着硅的集成度不断提高,百万门的ASIC 已不难实现, 系统制造公司的设计人员正越来越多地采用ASIC 技术集成系统级功能(System L evel In tegrete - SL I) , 或称片上系统(System on a ch ip ) , 但ASIC 设计能力跟不上制造能力的矛盾也日益突出。现在设计人员已不必全部用逻辑门去设计ASIC, 类似于用集成电路( IC) 芯片在印制板上的设计,ASIC 设计人员可以应用等效于印制板上IC 芯片的功能模块, 称为核(core)、或知识产权( IP) 宏单元进行系统设计, 这就是基于核的设计方法。

[嵌入式]

FPGA之DDS信号发生器

本文主要涉及以下几个问题 1：频率控制字如何得到 2：DDS的框图 3：用MATLAB得到正弦波的数字量化 4：设计代码 5：仿真代码 6：仿真图首先将正弦波信号离散化，离散成多少位的根据自己的设计精度要求来定，但最高位一定是符号位，负数用补码来表示；然后用rom或者ram来存储离散后的数据；再由频率控制字的累加来给出地址用于读出ROM或者ram中的数据。 1：相位累加器的位宽设为n，fc/(2^n)称作频率分辨率，这是能分辨出的最小频率，提高相位累加器位宽可以调高频率分辨率。目标频率f=M*fc/2^n ，fc是采样频率，M是频率控制字，由此可以得到频率控制字。 2：DDS框图其中输入到ra

[测试测量]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■30套RV1106 Linux开发板（带摄像头），邀您动手挑战边缘AI~

■安世半导体理想二极管与负载开关，保障物联网应用的稳健高效运行

■免费申请 | 上百份MPS MIE模块，免费试用还有礼！

■PI 电源小课堂|无 DC-DC 变换实现多路高精度输出反激电源