Zynq® UltraScale+™ MPSoC可为新一代系统提供 5 倍的系统级性能功耗比,
以及兼具保密性与安全性的任意互连功能
以及兼具保密性与安全性的任意互连功能
2015年10月8日,中国北京——赛灵思上周(美国时间9月30日)宣布比原定计划提前一个季度向客户提前交付业界首款16nm多处理器SoC(MPSoC)。早期版本的Zynq® UltraScale+™ MPSoC能帮助赛灵思客户立即开始设计并提供基于MPSoC的系统。Zynq® UltraScale+™ MPSoC采用台积公司(TSMC)的16FF+工艺打造,支持新一代嵌入式视觉、ADAS、工业物联网 (I-IoT) 和通信系统的开发,并可为新一代系统提供 5 倍的系统级性能功耗比,以及兼具保密性与安全性的任意互连功能。
台积公司业务开发副总裁金平中(BJ Woo )博士指出:“台积公司与赛灵思的持续通力合作是今天这一世界级16nm FinFET多处理 SoC提前发货的重要基础。赛灵思与台积公司已经清楚地演示并交付了迄今为止所有供货的All Programmable 逻辑产品系列中领先业界的芯片性能,拥有最低功耗、最高系统集成度和智能化水平。”
赛灵思公司执行副总裁兼可编程产品部总经理 Victor Peng 指出:“提前交付16nm Zynq UltraScale+ MPSoC 器件延续了我们在整体执行和绝对高品质方面的出色表现。为此,我们一举获得了三连冠,即在 28nm、20nm 和 16nm 工艺节点上都是第一个向市场推出领先产品。”
关于Zynq UltraScale+ MPSoCs
Zynq UltraScale+ MPSoC 是业界首款采用台积公司 16FF+ 工艺的异构多处理器 SoC(MPSoC)。这一最新系列支持开发灵活的标准化平台,可为新一代系统提供 5 倍的系统级性能功耗比,以及兼具保密性与安全性的任意互连功能。Zynq UltraScale+ MPSoC 集成了 7 个用户可编程处理器(包括 1 个四核 64 位 ARM® Cortex™-A53 应用处理单元、1 个双核 32 位ARM® Cortex™-R5 实时处理单元、1 个 ARM® Mali™-400 图形处理单元)。该系列还包括一系列集成外设、安全性与保密性和高级电源管理特性。结合 SDSoC™ 开发环境,Zynq UltraScale+ MPSoC 系列能实现同时具备软件定义和硬件优化功能的系统。
供货情况
All Programmable Zynq UltraScale+ MPSoC 器件的早期样片正在开始出货。更多样片将于 2016 年第一季度提供。 赛灵思将于 11 月 10 日至 12 日在加州圣克拉拉会议中心举行的 ARM 技术大会上演示All Programmable Zynq UltraScale+ MPSoC 器件,届时欢迎光临赛灵思 205 号展台。
上一篇:Kalray MPPA解决方案实现无处不在的低功耗、实时单芯片超算
下一篇:Qualcomm和赛灵思展开异构计算合作
推荐阅读最新更新时间:2024-05-03 00:00
FPGA龙头公司日益强大,国内厂商如何突破?
在英特尔于最近发布10纳米Agilex,加上Xilinx早前推出7nm ACAP平台之后,FPGA两大龙头已经不约而同跨入了一个不同的世代。这种不同不仅体现在他们的工艺进程迈进了更先进的工艺,更体现在现在的FPGA已经不再是单纯的FPGA了。更重要的一点,他们在FPGA市场进一步拉开了与后续追赶者的差距。 而对于国内的厂商来说,如何规划FPGA的未来发展路线,就显得尤为重要。 龙头Xilinx和Intel的新布局 自Xilinx在1984年发明FPGA以来,这种拥有可编程特性的逻辑器件凭借性能、上市时间、成本、稳定性和长期维护方面的优势,在通信、医疗、工控和安防等领域占有一席之地, 但进入近年,随着人工智能、云计算和
[嵌入式]
英特尔、英伟达的隐形对手显现,赛灵思的Versal问市
虽然FPGA一直在数十亿美元的小众市场行走,在整个千亿元级IC大盘中只占据一隅,但并不妨碍它的追逐之梦,而AI、自动驾驶、5G等浪潮兴起为它的梦想插上了翅膀。就像1984年发明FPGA成为开创者一样,赛灵思 ACAP(自适应计算加速平台)首款产品系列Versal 的正式面世,使FPGA完成了从器件到平台的蝶变,也因而赛灵思将直面英特尔、英伟达的竞争,面对规模高出数倍乃至数十倍的竞争对手,Versal能否让赛灵思开启涅槃之旅? 一直在与自己赛跑的FPGA独行侠——赛灵思(Xilinx),在其2018开发者大会(XDF)上重磅发布了业界7nm自适应计算加速平台 (ACAP)首款产品——Versal。赛灵思总裁及CEO Victor
[嵌入式]
赛灵思加入IPL联盟
日前,赛灵思(Xilinx)加入了IPL联盟。 但双方均没有对此发布通告,但在IPL官网上,已经出现了Xilinx。 IPL联盟始创于2007年,初期五家成员包括AWR、Ciranova、SpringSoft、Silicon Navigator以及Synopsys。Mentor及Pulsic则作为支持单位。此后,TSMC、Helic、JEDAT、Magma、Micro Magic、Virage Logic、LFoundry、TowerJazz相继加入。近期加入该组织的包括ST与Altera。 2010年,IPL联盟发布了互操作工艺设计包(IPDK)及IPL 1.0标准,该标准是IPL联盟成员公司合作
[嵌入式]
Xilinx 公司CEO兼总裁 Moshe Gavrielov 宣布退休
2018年1月8日,中国北京 — All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布其首席执行官(CEO)兼总裁 Moshe Gavrielov 已通知公司董事会,将于 2018 年 1 月 28 日卸任公司及董事会相关职位。Gavrielov 的引退为他在半导体和软件相关企业中历时 40 年的辉煌职业生涯划下一个完美的休止符。董事会已选出公司原COO(首席运营官) Victor Peng 继任 CEO 一职。 Gavrielov 表示:“非常荣幸有机会在过去十年中引领赛灵思的发展事业。赛灵思于 1985 年发明了全球最成功的可编程逻辑产品,并从此
[其他]
FPGA发展策略和新方案盘点
全球市场回暖,中国市场的持续向好,在ASIC和ASSP市场中不断攻城掠地等等因素都在推动FPGA市场的增长。以通信市场为例,基于可编程器件的高度灵活性,过去几年,FPGA在GSM设备到LTE设备中的用量增长了3.1倍;就FPGA对ASIC和ASSP市场的渗透规模而言,在2007年之前,可编程器件相对于ASIC市场的增长而言非常缓慢,但2007年之后情况发生了改变。截止到去年年底,ASIC和ASSP的市场总量高达800亿美元,但增长率已经放缓,原因在于开发成本上升太快。在90nm的节点,ASIC的掩膜成本约为100万美金,到65nm节点,这一成本上升为200万美金。以单价10-50美元的28nm器件价格为例,要支付包括掩膜、工
[嵌入式]
赛灵思发布世界最大容量 FPGA,晶体管数纪录翻一番
赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出首批 Virtex?-7 2000T FPGA,这是利用68 亿个晶体管打造的世界容量最大的可编程逻辑器件,为客户提供了无与伦比的200 万个逻辑单元,相当于 2,000 万个 ASIC 门,专门针对系统集成、ASIC 替代以及 ASIC 原型和模拟仿真的市场需求。堆叠硅片互联 (SSI) 技术的应用成就了赛灵思大容量FPGA,而2.5D IC堆叠技术的率先应用, 使得赛灵思能够为客户提供两倍于同类竞争产品的容量并超越摩尔定律的发展速度。 而这是单硅片FPGA在 28nm工艺节点所根本无法实现的。客户利用赛灵思 Virtex-7 2000T FPGA可
[嵌入式]
Xilinx:FPGA向标准化虚拟SoC平台演进
“ 未来的FPGA,将会采用创新的迭堆式封装(SIP),即在一个封装里放多个裸片的技术,到那时,FPGA将成为一个标准的、虚拟的SoC平台来应用。” 半导体行业最让人称道的是,能把沙子做成比金子还要贵的产品,并且这个故事一直延续到今天。这也激发了人们的创新意识,并不断展示创新性思维将创新技术和融合技术给人们带来的奇迹。 FPGA向平台化方向发展 一年前,EDN China记者曾采访过Xilinx公司副总裁兼首席技术官Ivo Bolsens,当时Ivo Bolsens就表示过,目前的FPGA厂商只充当技术跟随者的角色已不能满足客户的要求,而是要根据市场发展的需求,不仅在器件生产技术和设计架构方面不断创新,还要在FPGA器件的
[工业控制]